詳細(xì)信息
此套資料包含2套內(nèi)容，全套共計270元，包含運(yùn)費(fèi)
第一套資料：《ESD射頻技術(shù)與電路》出版社最新出版圖書
第二套資料：《各種ESD設(shè)計加工生產(chǎn)工藝技術(shù)匯編》光盤，包含以下目錄所對應(yīng)內(nèi)容，幾乎涵蓋了所有這方面的內(nèi)容，全部匯總在一起；
圖書介紹 目錄如下：
目 錄
第1章 射頻設(shè)計和ESD 1
1.1 ESD設(shè)計的基本概念 1
1.2 射頻ESD的基本概念 3
1.3 射頻ESD的主要成果 8
1.4 射頻ESD的關(guān)鍵專利 10
1.5 ESD失效機(jī)制 10
1.5.1 射頻CMOS ESD失效機(jī)制 10
1.5.2 鍺硅器件的ESD失效機(jī)制 11
1.5.3 硅鍺碳器件的ESD失效機(jī)制 12
1.5.4 砷化鎵技術(shù)ESD失效機(jī)制 12
1.5.5 銦鎵砷ESD失效機(jī)制 12
1.5.6 射頻雙極型電路ESD失效機(jī)制 13
1.6 射頻基礎(chǔ) 13
1.7 雙端口網(wǎng)絡(luò)參數(shù) 16
1.7.1 Z參數(shù) 16
1.7.2 Y參數(shù) 16
1.7.3 S參數(shù) 16
1.7.4 T參數(shù) 17
1.8 穩(wěn)定性：射頻設(shè)計穩(wěn)定性與ESD 18
1.9 器件性能退化和ESD失效 19
1.9.1 ESD導(dǎo)致的直流參數(shù)漂移和失效標(biāo)準(zhǔn) 19
1.9.2 射頻參數(shù)、ESD退化以及失效標(biāo)準(zhǔn) 20
1.10 射頻ESD測試 21
1.10.1 ESD測試模型 21
1.10.2 射頻最大功率失效和ESD脈沖測試方法 24
1.10.3 ESD導(dǎo)致的射頻退化和S參數(shù)評估測試方法 26
1.11 ESD測試中時域反射計（TDR）和阻抗方法學(xué) 28
1.11.1 時域反射（TDR）ESD測試系統(tǒng)評估 29
1.11.2 ESD退化系統(tǒng)級方法——眼圖測試 31
1.12 產(chǎn)品級ESD測試和射頻功能性參數(shù)失效 33
1.13 組合射頻和ESD TLP測試系統(tǒng) 34
1.14 小結(jié) 36
習(xí)題 37
參考文獻(xiàn) 38
第2章 射頻ESD設(shè)計 46
2.1 ESD設(shè)計方法：理想ESD網(wǎng)絡(luò)和射頻ESD設(shè)計窗口 46
2.1.1 理想ESD網(wǎng)絡(luò)和電流-電壓直流設(shè)計窗口 46
2.1.2 理想ESD網(wǎng)絡(luò)頻域設(shè)計窗口 47
2.2 射頻ESD設(shè)計方法：線性法 48
2.3 射頻ESD設(shè)計：無源元件品質(zhì)因數(shù)和品質(zhì)因素 51
2.4 射頻ESD設(shè)計方法：替代法 53
2.4.1 無源器件替代ESD網(wǎng)絡(luò)器件法 53
2.4.2 ESD網(wǎng)絡(luò)元件替代為無源元件 53
2.5 射頻ESD設(shè)計方法：匹配網(wǎng)絡(luò)和射頻ESD網(wǎng)絡(luò) 54
2.5.1 射頻ESD方法：匹配網(wǎng)絡(luò)轉(zhuǎn)換為ESD網(wǎng)絡(luò) 54
2.5.2 射頻ESD方法：ESD網(wǎng)絡(luò)轉(zhuǎn)換為匹配網(wǎng)絡(luò) 56
2.6 射頻ESD設(shè)計方法：電感分流器 58
2.7 射頻ESD 設(shè)計方法：消除法 60
2.7.1 品質(zhì)因數(shù)和消除法 60
2.7.2 電容負(fù)載的感性消除和FOM 61
2.7.3 消除法和ESD電路 62
2.8 射頻ESD設(shè)計方法：利用LC共振的阻抗隔離技術(shù) 65
2.9 射頻ESD設(shè)計方法：集總與分布式負(fù)載 66
2.9.1 射頻ESD共面波導(dǎo)的分布負(fù)載 67
2.9.2 利用ABCD 矩陣進(jìn)行射頻ESD共面波導(dǎo)分布負(fù)載分析 68
2.10 ESD射頻設(shè)計綜合和平面圖：射頻、模擬和數(shù)字綜合 69
2.10.1 同一區(qū)域ESD電源鉗位（Power Clamp）的布置 70
2.10.2 電源線的結(jié)構(gòu)和ESD設(shè)計綜合 70
2.10.3 VDD到VSS電源線的保護(hù) 71
2.10.4 VDD到模擬VDD和VDD到射頻VCC的保護(hù) 72
2.10.5 內(nèi)部ESD 保護(hù)網(wǎng)絡(luò) 72
2.11 ESD電路和射頻焊盤整合 73
2.12 鍵合線焊盤下的ESD結(jié)構(gòu) 74
2.13 小結(jié) 76
習(xí)題 77
參考文獻(xiàn) 78
第3章 射頻CMOS和ESD 81
3.1 射頻CMOS：ESD器件比較 81
3.2 圓形射頻ESD器件 84
3.3 射頻ESD設(shè)計：ESD配線設(shè)計 85
3.4 射頻無源器件：ESD和肖特基勢壘二極管 87
3.5 射頻無源器件：ESD和電感 89
3.6 射頻無源器件：ESD和電容 92
3.6.1 金屬-氧化物-半導(dǎo)體和金屬-絕緣體-金屬電容 93
3.6.2 可變電容和超突變結(jié)可變電容 93
3.6.3 金屬-層間介質(zhì)-金屬電容 93
3.6.4 垂直平行平面（VPP）電容 94
3.7 小結(jié) 95
習(xí)題 95
參考文獻(xiàn) 96
第4章 射頻CMOS ESD網(wǎng)絡(luò) 102
4.1 RF CMOS輸入電路 102
4.1.1 RF CMOS ESD二極管網(wǎng)絡(luò) 102
4.1.2 射頻CMOS二極管串ESD保護(hù)網(wǎng)絡(luò) 104
4.2 RF CMOS：二極管-電感ESD網(wǎng)絡(luò) 106
4.2.1 射頻電感-二極管ESD網(wǎng)絡(luò) 107
4.2.2 射頻二極管-電感ESD網(wǎng)絡(luò) 108
4.3 射頻CMOS阻抗隔離LC振蕩器ESD網(wǎng)絡(luò) 108
4.3.1 射頻CMOS LC-二極管ESD網(wǎng)絡(luò) 109
4.3.2 射頻CMOS二極管-LC ESD網(wǎng)絡(luò) 109
4.3.3 射頻CMOS LC-二極管網(wǎng)絡(luò)的實驗結(jié)果 109
4.4 射頻CMOS 低噪聲放大器ESD設(shè)計 110
4.4.1 射頻LNA ESD設(shè)計：在П形結(jié)構(gòu)中的低電阻ESD電感和ESD二極管鉗位元件 111
4.5 射頻CMOS T形線圈電感ESD輸入網(wǎng)絡(luò) 114
4.6 射頻CMOS分布ESD網(wǎng)絡(luò) 115
4.6.1 射頻CMOS分布射頻ESD網(wǎng)絡(luò) 115
4.6.2 利用串聯(lián)電感和分流雙二極管的射頻CMOS分布射頻ESD網(wǎng)絡(luò) 116
4.6.3 利用串聯(lián)電感和并聯(lián)分流MOSFET的射頻CMOS分布射頻ESD網(wǎng)絡(luò) 117
4.7 射頻CMOS分布ESD網(wǎng)絡(luò)：傳輸線和共面波導(dǎo) 119
4.8 射頻CMOS：ESD和射頻LDMOS功率工藝 121
4.9 射頻CMOS ESD電源鉗位 123
4.9.1 RC觸發(fā)MOSFET ESD電源鉗位 124
4.9.2 高壓RC觸發(fā)MOSFET ESD電源鉗位 125
4.9.3 電壓觸發(fā)MOSFET ESD電源鉗位單元 126
4.10 小結(jié) 127
習(xí)題 128
參考文獻(xiàn) 129
第5章 雙極型晶體管物理特性 133
5.1 雙極型器件的物理特性 133
5.1.1 雙極型晶體管電流公式 133
5.1.2 雙極型器件的電流增益和集電極與發(fā)射極的電荷傳輸 134
5.1.3 單位電流增益截止頻率 134
5.1.4 單位功率增益截止頻率 135
5.2 晶體管擊穿 135
5.2.1 雪崩倍增擊穿 135
5.2.2 雙極型晶體管擊穿 137
5.3 KIRK效應(yīng) 138
5.4 John限制：晶體管的物理限制 139
5.4.1 電壓-頻率關(guān)系 139
5.4.2 Johnson電流-頻率限制公式 140
5.4.3 Johnson功率限制公式 140
5.5 射頻不穩(wěn)定性：發(fā)射極崩潰 141
5.6 ESD射頻版圖設(shè)計：發(fā)射極、基極和集電極結(jié)構(gòu) 146
5.7 射頻ESD版圖設(shè)計：第二發(fā)射極的應(yīng)用（虛設(shè)發(fā)射極） 148
5.8 射頻ESD版圖設(shè)計：發(fā)射極負(fù)載 151
5.9 射頻ESD版圖設(shè)計：熱回路和熱透鏡 152
5.10 基極負(fù)載和射頻率穩(wěn)定性 153
5.11 小結(jié) 154
習(xí)題 155
參考文獻(xiàn) 155
第6章 鍺硅和ESD 159
6.1 異質(zhì)結(jié)和鍺硅工藝 159
6.1.1 SiGe HBT器件 159
6.1.2 SiGe器件結(jié)構(gòu) 160
6.2 SiGe物理 161
6.3 碳鍺硅 163
6.4 鍺硅ESD測試 165
6.4.1 SiGe集-射ESD應(yīng)力 165
6.4.2 SiGe HBT和Si BJT的ESD比較 166
6.4.3 集-射應(yīng)力的SiGe HBT電子熱HBM模型仿真 169
6.5 碳鍺硅集-射ESD測試 169
6.6 SiGe晶體管射-基設(shè)計 171
6.6.1 外延基區(qū)異質(zhì)結(jié)雙極型晶體管（HBT）的射-基設(shè)計 172
6.6.2 射-基設(shè)計RF頻率性能指標(biāo) 173
6.6.3 SiGe HBT射-基電阻模型 174
6.6.4 SiGe HBT射-基設(shè)計和硅化物放置 174
6.6.5 自校準(zhǔn)（Self-Aligned）射-基設(shè)計 177
6.6.6 非自校準(zhǔn)（Non-self aligned）射-基設(shè)計 179
6.6.7 碳鍺硅ESD誘發(fā)的S參數(shù)退化 185
6.6.8 射-基應(yīng)力的電熱仿真 186
6.7 場氧（FOX）絕緣層界定的SiGe HBT的HBM數(shù)據(jù) 187
6.8 SiGe HBT多發(fā)射極研究 188
6.9 小結(jié) 189
習(xí)題 189
參考文獻(xiàn) 190
第7章 砷化鎵工藝中的ESD 196
7.1 砷化鎵工藝與ESD 196
7.2 砷化鎵能量失效比和功率失效比 196
7.3 有源和無源單元中的GaAs ESD失效 198
7.4 GaAs HBT器件和ESD 199
7.4.1 GaAs HBT器件ESD結(jié)果 199
7.4.2 GaAs HBT二極管串 200
7.5 GaAs基HBT的無源單元 201
7.5.1 GaAs HBT集基結(jié)可變電容 201
7.6 GaAs工藝的失效機(jī)制列表 202
7.7 GaInAs與ESD 203
7.8 磷化銦（InP）與ESD 204
7.9 小結(jié) 204
習(xí)題 204
參考文獻(xiàn) 205
第8章 雙極型晶體管接收機(jī)電路與ESD網(wǎng)絡(luò) 209
8.1 雙極型晶體管接收機(jī)電路與ESD網(wǎng)絡(luò) 209
8.2 單端共射極接收機(jī)電路 209
8.2.1 含直流隔離電容的單端雙極型接收機(jī) 210
8.2.2 含ESD保護(hù)和直流隔離電容的單端雙極型接收機(jī) 211
8.2.3 含反饋電路的單端雙極型共發(fā)射極接收機(jī)電路 211
8.2.4 含射極電阻的單端雙極型共發(fā)射極接收機(jī)電路 212
8.2.5 含巴倫輸出的單端雙極型共發(fā)射極接收機(jī)電路 215
8.2.6 單端雙極型共射共基接收機(jī)電路 215
8.3 雙極型差分接收機(jī)電路 217
8.3.1 以共發(fā)射極形式連接的共射共基雙極型接收機(jī)電路 218
8.4 雙極型晶體管ESD輸入電路 219
8.4.1 具有二極管結(jié)構(gòu)的雙極型晶體管ESD輸入電路 222
8.4.2 雙極型晶體管ESD輸入電路：基極電阻接地的雙極型晶體管ESD輸入電路 222
8.5 雙極型晶體管ESD電源鉗位 225
8.5.1 雙極型晶體管電壓觸發(fā)ESD電源鉗位 225
8.5.2 齊納擊穿電壓觸發(fā)ESD電源鉗位 225
8.5.3 BVCEO電壓觸發(fā)ESD電源鉗位 229
8.5.4 混合電壓接口正偏電壓和BVCEO擊穿綜合的雙極型ESD電源鉗位 233
8.5.5 超低電壓正偏電壓觸發(fā)BiCMOS ESD電源鉗位 236
8.5.6 容性觸發(fā)BiCMOS ESD電源鉗位 239
8.6 雙極型ESD二極管串與三阱電源鉗位 240
8.7 小結(jié) 240
習(xí)題 241
參考文獻(xiàn) 242
第9章 射頻和ESD計算機(jī)輔助設(shè)計 244
9.1 射頻ESD設(shè)計環(huán)境 244
9.1.1 靜電放電和射頻共同分析設(shè)計方法 244
9.1.2 ESD分級Pcell物理版圖生成 245
9.1.3 ESD遺傳Pcell示意圖生成 245
9.2 利用遺傳參數(shù)化單元的ESD設(shè)計 246
9.2.1 分級Pcell圖解方法 246
9.2.2 分級Pcell電路圖方法 248
9.3 基于射頻CMOS的分級參數(shù)化單元ESD設(shè)計 251
9.4 射頻BiCMOS ESD多級參數(shù)化單元 252
9.4.1 BiCMOS ESD輸入網(wǎng)絡(luò) 253
9.4.2 BiCMOS ESD軌到軌 255
9.4.3 BiCMOS ESD電源鉗位 256
9.5 射頻ESD設(shè)計系統(tǒng)的優(yōu)點與缺點 259
9.6 保護(hù)環(huán)Pcell方法 261
9.6.1 為內(nèi)部和外部閂鎖現(xiàn)象設(shè)計的保護(hù)環(huán) 261
9.6.2 保護(hù)環(huán)理論 262
9.6.3 保護(hù)環(huán)設(shè)計 263
9.6.4 保護(hù)環(huán)特征 266
9.7 小結(jié) 267
習(xí)題 268
參考文獻(xiàn) 268
第10章 可替代ESD概念：片上和片外ESD保護(hù)解決方案 272
10.1 火花隙 272
10.2 場發(fā)射器件 274
10.2.1 作為ESD保護(hù)的場發(fā)射器件 274
10.2.2 GaAs工藝的場發(fā)射器件 275
10.2.3 場發(fā)射器件的電子鈍化效應(yīng) 275
10.2.4 場發(fā)射器件多發(fā)射極ESD設(shè)計 275
10.2.5 場發(fā)射器件（FED）的ESD設(shè)計準(zhǔn)則 276
10.3 片外保護(hù)和片外瞬時抑制器件 276
10.3.1 片外瞬時電壓抑制器件（TVS） 277
10.3.2 片外聚合體電壓抑制（PVS） 278
10.4 封裝級機(jī)械ESD解決方案 279
10.5 RF近距離通信芯片間的ESD設(shè)計準(zhǔn)則 280
10.6 小結(jié) 281
習(xí)題 281
參考文獻(xiàn) 281
名詞術(shù)語 284
光盤內(nèi)容介紹 目錄如下：
1 一種CMOS集成電路中的ESD保護(hù)裝置
2 集成ESD保護(hù)的功率MOSFET或IGBT及制備方法
3 高壓ESD保護(hù)電路
4 一種用于集成電路的具有控制電路的ESD保護(hù)電路
5 高清晰多媒體接口(HDMI)的靜電放電(ESD)保護(hù)電路
6 一種ESD保護(hù)電路及具有所述電路的電視機(jī)
7 ESD檢測器
8 ESD保護(hù)器件
9 一種改進(jìn)的ESD防護(hù)裝置及相應(yīng)的方法、集成電路
10 一種有效避免閂鎖效應(yīng)的可控硅ESD保護(hù)結(jié)構(gòu)
11 具有高維持電壓的SCR ESD保護(hù)結(jié)構(gòu)
12 一個基于NMOS反饋用于芯片上電源箝位ESD保護(hù)電路
13 用于保護(hù)高速接口的阻抗補(bǔ)償ESD電路及使用其的方法
14 具有防ESD和EOS的保護(hù)電路的半導(dǎo)體集成電路
15 一種用于ESD保護(hù)電路的GGNMOS器件
16 一種ESD保護(hù)結(jié)構(gòu)
17 一種寬電壓擺幅的接口電路器件的ESD保護(hù)電路及其實現(xiàn)方式
18 包括ESD器件的集成電路
19 一種耐高壓的靜電放電(ESD)保護(hù)器件和系統(tǒng)及其相應(yīng)的生產(chǎn)方法
20 具有的ESD馬達(dá)控制芯片
21 ESD保護(hù)電路
22 用于本地互連網(wǎng)絡(luò)(LIN)總線和類似物的裝置接口的自適應(yīng)靜電放電(ESD)保護(hù)
23 用于本地互連網(wǎng)絡(luò)(LIN)總線和類似物的裝置接口的自適應(yīng)靜電放電(ESD)保護(hù)
24 具有改進(jìn)的ESD保護(hù)的半導(dǎo)體器件
25 可調(diào)電壓隔離地對地ESD鉗位電路
26 用于FinFET的ESD保護(hù)
27 一種ESD器件
28 一種防護(hù)ESD對系統(tǒng)電路干擾的裝置
29 使用電容性耦合鉗位電路用于保護(hù)低電壓磁芯晶體管免受高電壓輸出的ESD保護(hù)
30 具有抗ESD電容器的集成電路布置和相應(yīng)的制造方法
31 集成電路ESD全芯片防護(hù)電路
32 低鉗位電壓ESD裝置及其方法
33 ESD導(dǎo)致LCD顯示問題的軟件解決方法
34 用于ESD防護(hù)的MOS器件的形成方法
35 具有高維持電壓的SCR ESD保護(hù)結(jié)構(gòu)
36 包括多指狀晶體管的ESD保護(hù)電路
37 用于觸發(fā)雙重SCR ESD保護(hù)的電源箝位電路和方法
38 兩端子多通道ESD器件及其方法
39 用于薄膜晶體管圖像傳感器陣列的減少ESD誘導(dǎo)的偽影的設(shè)計
40 一種高觸發(fā)電流的SCR ESD防護(hù)器件
41 一種ESD用均勻觸發(fā)半導(dǎo)體硅控整流控制器
42 一種新型ESD保護(hù)的設(shè)計方法
43 ESD保護(hù)電路
44 集成電路、電子器件及其ESD保護(hù)
45 GaN基LED芯片的ESD防護(hù)結(jié)構(gòu)
46 ESD保護(hù)電路和半導(dǎo)體器件
47 一種耗盡型pHEMT芯片的ESD保護(hù)電路
48 一種改善SOI電路ESD防護(hù)網(wǎng)絡(luò)用的電阻結(jié)構(gòu)
49 一種絕緣體上硅電路ESD全局保護(hù)結(jié)構(gòu)
50 導(dǎo)電聚合物的磺化和OLED器件、光電器件以及ESD器件
51 SOI/CMOS集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)
52 ESD保護(hù)電路
53 具有ESD保護(hù)的電連接器
54 用于ESD保護(hù)的方法和設(shè)備
55 性能改善的N溝道ESD箝位電路
56 用于無源集成器件的ESD保護(hù)
57 ESD柵接地NMOS晶體管制造方法
58 ESD柵接地NMOS晶體管制造方法
59 通過電源狀態(tài)檢測的ESD箝位控制
60 具有隔離二極管元件的ESD保護(hù)電路及其方法
61 改善ESD防護(hù)器件均勻?qū)ǖ姆椒?br>62 多溝道ESD器件及其方法
63 阱電勢觸發(fā)ESD保護(hù)
64 集成電路的CDM ESD保護(hù)
65 形成低電容的ESD器件的方法及其結(jié)構(gòu)
66 SOI/CMOS集成電路輸出緩沖器的ESD保護(hù)結(jié)構(gòu)
67 形成ESD檢測器的方法及其結(jié)構(gòu)
68 用于襯墊下ESD和襯墊下有源區(qū)接合的接合墊疊層
69 I/O單元ESD系統(tǒng)
70 使ESD電容線性化的方法
71 含保護(hù)環(huán)的SCR ESD保護(hù)
72 可燃?xì)怏w探測器(點型ESD3000)
73 可燃?xì)怏w探測器(點型ESD500)
74 可燃?xì)怏w探測器(點型ESD200)
75 可燃?xì)怏w探測器(點型ESD100)
76 可燃?xì)怏w探測器(ESD510)
77 防靜電手環(huán)實時監(jiān)控儀(ESD-90)
78 抗ESD的集成SOI LIGBT器件單元
79 防止靜電放電(ESD)的印刷電路板
80 一種實現(xiàn)ESD防護(hù)的二極管電路
81 防ESD的金屬筆夾及手機(jī)
82 一種ESD保護(hù)電路及防止ESD保護(hù)電路反向供電電路
83 ESD測試系統(tǒng)
84 一種增大靜電電流有效流通面積的ESD防護(hù)器件
85 一種利用多晶硅構(gòu)建ESD泄放通道的防護(hù)器件
86 集成芯片的ESD防護(hù)電路及具有所述防護(hù)電路的電視機(jī)
87 防ESD按鍵連接結(jié)構(gòu)
88 ESD防護(hù)參數(shù)實時監(jiān)測儀
89 ESD防護(hù)電路及具有所述防護(hù)電路的電視機(jī)
90 半導(dǎo)體器件用的ESD保護(hù)結(jié)構(gòu)
91 貼片式高分子基ESD兩路集成防護(hù)器件的制造方法
92 具有過流和ESD雙重防護(hù)的表面貼裝器件及其制造方法
93 包含ESD器件的電子器件
94 ESD保護(hù)元件
95 用于在電子設(shè)備的音頻信號路徑中進(jìn)行接口并且抑制ESD和無線電信號的無源處理設(shè)備
96 多晶硅ESD結(jié)構(gòu)保護(hù)的垂直雙擴(kuò)散金屬氧化物半導(dǎo)體功率器件
97 多晶硅/體硅ESD結(jié)構(gòu)保護(hù)的垂直雙擴(kuò)散金屬氧化物半導(dǎo)體功率器件
98 具有抗ESD電容器的集成電路布置和相應(yīng)的制造方法
99 用于高速和高頻器件的芯片間ESD保護(hù)結(jié)構(gòu)及其形成方法
100 具有ESD保護(hù)電路的液晶顯示裝置及其制造方法
101 高能ESD結(jié)構(gòu)和方法
102 化合物半導(dǎo)體的防靜電放電(ESD)的保護(hù)方法及結(jié)構(gòu)
103 功率集成電路及其靜電放電(ESD)防護(hù)方法
104 用于改進(jìn)半導(dǎo)體電路的ESD保護(hù)的工藝和ESD保護(hù)裝置
105 有可縮回雙緩沖變間距尖端和EOS/ESD保護(hù)的差動測量探測器
106 具有附加ESD注入的橫向雙極晶體管
107 用于半導(dǎo)體裝置的具有SCR結(jié)構(gòu)的ESD保護(hù)電路
108 改善ESD晶體管源漏結(jié)電容的方法
109 集成抗ESD二極管的SOI LIGBT器件單元
110 抗ESD集成SOI LIGBT器件單元的工藝方法
111 用于ESD保護(hù)的器件、裝置和系統(tǒng)
112 電流強(qiáng)度和電壓強(qiáng)度可調(diào)整的ESD-保護(hù)電路
113 用于電設(shè)備的ESD保護(hù)裝置
114 ESD保護(hù)器件及其制造方法
115 貼片式高分子基ESD防護(hù)器件的制造方法
116 一種高分子基ESD防護(hù)元件及其制造方法
117 半導(dǎo)體產(chǎn)品的ESD保護(hù)裝置
118 改進(jìn)的ESD結(jié)構(gòu)
119 用于硅絕緣體技術(shù)上的靜電放電(ESD)保護(hù)的低電壓可控硅整流器(SCR)
120 ESD耗散結(jié)構(gòu)部件
121 用于連接端子的ESD保護(hù)的方法和電路裝置
122 集成電路封裝的靜電放電(ESD)防護(hù)
123 單晶集成電路具集電極電流控制觸發(fā)的ESD保護(hù)電路
124 包括具有ESD保護(hù)電路的集成電路的數(shù)據(jù)載體
125 決定集成電路ESD/閂鎖強(qiáng)度之方法
126 用于ESD保護(hù)的半導(dǎo)體集成電路器件
127 具有控制電路的ESD保護(hù)電路
128 用于差分晶體管對的ESD保護(hù)裝置
129 具有ESD保護(hù)裝置之半導(dǎo)體結(jié)構(gòu)
130 具有ESD保護(hù)的齊納二極管的DMOS
131 帶有多指接通用同步和分布式自偏壓功能的靜電放電(ESD)保護(hù)裝置
132 將含有各向異性導(dǎo)電膠(ACP)的硬盤驅(qū)動器磁頭穩(wěn)定在磁頭-萬向節(jié)組件(HGA)上防止靜電放電(ESD)的方法和裝置
133 半導(dǎo)體結(jié)構(gòu)及改善其ESD與過負(fù)荷強(qiáng)度之方法
134 ESD保護(hù)元件結(jié)構(gòu)
135 ESD保護(hù)電路元件
136 ESD保護(hù)電路元件
137 具ESD保護(hù)之半導(dǎo)體組體
138 靜電放電(ESD)保護(hù)電路
139 改進(jìn)型有源矩陣ESD防護(hù)和測試方案
140 一種以太網(wǎng)交換機(jī)ESD和浪涌防護(hù)裝置及電路
141 集成電路芯片輸入\\輸出引腳ESD防護(hù)的開關(guān)電路
142 一種超低寄生ESD保護(hù)器件
143 低電容雙向ESD保護(hù)器件及其制備方法
144 ESD保護(hù)
145 采用分布式低電壓鉗位器件的通路共用的高電壓ESD保護(hù)
146 貼片式高分子基ESD防護(hù)器件及其制造方法
147 具有不同厚度柵極氧化物的ESD結(jié)構(gòu)
148 一種ESD保護(hù)電路
149 具有過流和ESD雙重防護(hù)的插件型熱敏元件及其制造方法
150 具有過流和ESD雙重防護(hù)的新型插件熱敏元件及其制造方法
151 作為非易失性安全存儲器用于游戲機(jī)的電擊和ESD容限的MARM
152 運(yùn)用自偏壓電流觸發(fā)技術(shù)以及源極端升壓機(jī)制的靜電放電保護(hù)電路/ESD
153 用于改進(jìn)ESD性能的方法和設(shè)備
154 實現(xiàn)可切換的I/O去耦電容功能的局部ESD電軌夾
155 利用多晶硅區(qū)的I/O ESD保護(hù)的系統(tǒng)和方法
156 包括具有可調(diào)背柵電勢的ESD保護(hù)場效應(yīng)晶體管的半導(dǎo)體器件
157 表面貼裝型高分子ESD保護(hù)元件及其制備方法
158 氧化鋯韌化的氧化鋁ESD安全陶瓷組合物、元件、及其制造方法
159 雙向ESD保護(hù)電路
160 一種利用多晶硅構(gòu)建ESD泄放通道的防護(hù)電路
161 一種增大靜電電流有效流通面積的ESD防護(hù)電路