- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄353028 > CY37128VP208-200BBXC (Cypress Semiconductor Corp.) Displays PDF資料下載
參數(shù)資料
| 型號： | CY37128VP208-200BBXC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | Displays |
| 中文描述： | 為5V，3.3V，ISRTM高性能的CPLD |
| 文件頁數(shù)： | 15/64頁 |
| 文件大?。?/td> | 1798K |
| 代理商： | CY37128VP208-200BBXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁當(dāng)前第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
Ultra37000 CPLD Family
Document #: 38-03007 Rev. *D
Page 22 of 64
Switching Waveforms (continued)
Registered Input
tIS
REGISTERED
INPUT
INPUT REGISTER
CLOCK
tICO
COMBINATORIAL
OUTPUT
tIH
CLOCK
tWL
tWH
Clock to Clock
INPUT REGISTER
CLOCK
OUTPUT
REGISTER CLOCK
tSCS
tICS
Latched Input
tIS
LATCHED INPUT
LATCH ENABLE
tICO
COMBINATORIAL
OUTPUT
tIH
tPDL
tWL
tWH
LATCH ENABLE
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY3930V484-125BGI | CPLDs at FPGA Densities |
| CY3950V484-125BGI | CPLDs at FPGA Densities |
| CY3930V484-125MBC | CPLDs at FPGA Densities |
| CY3950V484-125MBC | CPLDs at FPGA Densities |
| CY3930V484-125MBI | CPLDs at FPGA Densities |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY37128VP208-200BGXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP208-200JXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP208-200NTXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP208-200NXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37128VP208-200UXC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:5V, 3.3V, ISRTM High-Performance CPLDs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。