- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄353028 > CY3950V484-125BBI (Cypress Semiconductor Corp.) CPLDs at FPGA Densities PDF資料下載
參數(shù)資料
| 型號： | CY3950V484-125BBI |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | CPLDs at FPGA Densities |
| 中文描述： | CPLD器件在FPGA的密度 |
| 文件頁數(shù)： | 24/86頁 |
| 文件大小： | 1212K |
| 代理商： | CY3950V484-125BBI |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁當(dāng)前第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁
Delta39K ISR
CPLD Family
Document #: 38-03039 Rev. *H
Page 30 of 86
Switching Waveforms (continued)
Channel Memory DP Asynchronous Timing
WRITE
tCHMPWE
tCHMSA
tCHMHA
tCHMAA
tCHMHD
ADDRESS
DATA
OUTPUT
tCHMAA
An-1
An
An+1
An+2
Dn
Dn–1
Dn
Dn+1
tCHMSD
ENABLE
INPUT
Channel Memory Internal Clocking
CLOCK
INPUT CLOCK
OUTPUT CLOCK
tCHMMACS1
tMACCHMS2
tCHMMACS2
tMACCHMS1
MACROCELL INPUT
CHANNEL MEMORY
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY2308ZXC-1H | 3.3V Zero Delay Buffer |
| CY2308ZXC-5H | 3.3V Zero Delay Buffer |
| CY7C1069AV33-10BAI | 2M x 8 Static RAM |
| CY7C1069AV33-10ZC | 2M x 8 Static RAM |
| CY7C1069AV33-10ZI | 2M x 8 Static RAM |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY3950V484-125BGC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3950V484-125BGI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3950V484-125MBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3950V484-125MBI | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
| CY3950Z208-125BBC | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:CPLDs at FPGA Densities |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。