- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379082 > CY7C1511V18-300BZXC (CYPRESS SEMICONDUCTOR CORP) 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture PDF資料下載
參數(shù)資料
| 型號： | CY7C1511V18-300BZXC |
| 廠商： | CYPRESS SEMICONDUCTOR CORP |
| 元件分類： | DRAM |
| 英文描述： | 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture |
| 中文描述： | 8M X 8 QDR SRAM, 0.45 ns, PBGA165 |
| 封裝： | 15 X 17 MM, 1.40 MM HEIGHT, LEAD FREE, MO-216, FBGA-165 |
| 文件頁數(shù)： | 3/28頁 |
| 文件大?。?/td> | 426K |
| 代理商： | CY7C1511V18-300BZXC |
第1頁第2頁當前第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁
CY7C1511V18
CY7C1526V18
CY7C1513V18
CY7C1515V18
Document #: 38-05363 Rev. *D
Page 3 of 28
Logic Block Diagram (CY7C1513V18)
1
CLK
Gen.
A
(19:0)
K
K
Control
Logic
Address
Register
D
[17:0]
R
Read Data Reg.
RPS
WPS
BWS
[1:0]
Q
[17:0]
Control
Logic
Address
Register
Reg.
Reg.
Reg.
36
20
18
72
18
V
REF
W
Write
Reg
36
A
(19:0)
20
C
C
1
1
1
Write
Reg
Write
Reg
Write
Reg
18
CQ
CQ
DOFF
Logic Block Diagram (CY7C1515V18)
5
CLK
Gen.
A
(18:0)
K
K
Control
Logic
Address
Register
D
[35:0]
R
Read Data Reg.
RPS
WPS
BWS
[3:0]
Q
[35:0]
Control
Logic
Address
Register
Reg.
Reg.
Reg.
72
19
36
144
36
V
REF
W
Write
Reg
72
A
(18:0)
19
C
C
5
5
5
Write
Reg
Write
Reg
Write
Reg
36
CQ
CQ
DOFF
[+] Feedback
相關PDF資料 |
PDF描述 |
|---|---|
| CY7C1511V18-300BZXI | 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture |
| CY7C1513V18-167BZI | 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture |
| CY7C1513V18-167BZXC | 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture |
| CY7C1513V18-167BZXI | 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture |
| CY7C1513V18-200BZI | 72-Mbit QDR⑩- II SRAM 4-Word Burst Architecture |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY7C15121TC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C15121YC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C15121YC-GBBC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1512-20VC | 制造商:Cypress Semiconductor 功能描述: |
| CY7C1512-25SC | 制造商:Rochester Electronics LLC 功能描述:- Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復。