- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄379097 > CY8C22113 (Cypress Semiconductor Corp.) PSoC Mixed Signal Array PDF資料下載
參數(shù)資料
| 型號： | CY8C22113 |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | PSoC Mixed Signal Array |
| 中文描述： | PSoC混合信號陣列 |
| 文件頁數(shù)： | 190/304頁 |
| 文件大?。?/td> | 2956K |
| 代理商： | CY8C22113 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁當前第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁
17. Digital Blocks
CY8C22xxx Preliminary Data Sheet
190
Document No. 38-12009 Rev. *D
December 22, 2003
Note 1
If the input data source for a given block comes from
another block, the destination block must be enabled prior to
the source block being enabled.
17.1.2
Input Clock Resynchronization
Digital blocks allow a clock selection from one of 16
sources. Possible sources are the system clocks (VC1,
VC2, VC3, SYSCLK, and SYSCLKX2), pin inputs, and other
digital block outputs. To manage clock skew and ensure that
the interfaces between blocks meet timing in all cases, all
digital block input clocks must be resynchronized to either
SYSCLK or SYSCLKX2, which are the source clocks for all
chip clocking. Also, SYSCLK or SYSCLKX2 may be used
directly. The AUXCLK bits in the DxBxxOU register are used
to specify the input synchronization. The following rules
apply to the use of input clock resynchronization.
1.
If the clock input is derived (e.g., divided down) from
SYSCLK, re-synchronize to SYSCLK at the digital block.
Most chip clocks are in this category. For example, VC1
and VC2, and the output of other blocks clocked by VC1
and VC2 or SYSCLK (setting 01 in AUXCLK).
2.
If the clock input is derived from SYSCLKX2, re-synchro-
nize to SYSCLKX2. For example, VC3 clocked by
SYSCLKX2, or other digital blocks clocked by
SYSCLKX2 (setting 10 in AUXCLK).
3.
Choose direct SYSCLK (setting 11 in AUXCLK).
4.
Choose direct SYSCLKX2 (select SYSCLKX2 in the
Clock Input field of the DxBxxIN register).
5.
Bypass synchronization. This should be a very rare
selection. Because if clocks are not synchronized, they
may fail setup to CPU read and write commands. How-
ever, it is possible for an external pin to asynchronously
clock a digital block. For example, if the user is willing to
synchronize CPU interaction through interrupts or other
techniques (setting 00 in AUXCLK).
The following notes enumerate configurations that are not
allowed, although the hardware does not prevent them. The
summary of these notes is that the clock dividers (VC1,
VC2, and VC3) may not be configured in such a way as to
create an output clock that is equal to SYSCLK or
SYSCLKX2.
Note 1
When VC1 is configured to divide by one, choosing
an input clock of VC1 is not allowed. This configuration pro-
duces a clock frequency that is equal to SYSCLK; therefore,
SYSCLK direct should be used by setting the AUXCLK bits
in DxBxOU to 11b.
Note 2
When both VC2 and VC1 are configured to divide
by one, choosing an input clock of VC2 is not allowed. This
configuration produces a clock frequency that is equal to
SYSCLK; therefore, SYSCLK direct should be used by set-
ting the AUXCLK bits in DxBxOU to 11b.
Note 3
When VC3 is configured to divide by one with a
source clock of SYSCLK, choosing an input clock of VC3 is
not allowed. This configuration produces a clock frequency
that is equal to SYSCLK. There are two other VC3 configu-
rations to avoid that will result in an output frequency equal
to SYSCLK. The first is when VC3 is configured to divide by
one with a source clock of VC1 divide by one. The second is
when VC3 is configured to divide by one with a source clock
of VC2 divide by one and VC1 is also configured to divide by
one. All of these configurations result in a VC3 frequency
equal to SYSCLK and this is not allowed. When a frequency
equal to SYSCLK is desired, SYSCLK direct should be used
by setting the AUXCLK bits in DxBxOU to 11b.
Note 4
When VC3 is configured to divide by one with a
source clock of SYSCLKX2, choosing an input clock of VC3
is not allowed. This configuration produces a clock fre-
quency that is equal to SYSCLKX2. When a frequency
equal to SYSCLKX2 is desired, SYSCLKX2 should be
selected by setting the Clock Input bits of the DxBxxIN regis-
ter to 4h and the AUXCLK bits of DxBxOU to 00b.
All of these issues have been addressed in the actual clock
resynchronizer, illustrated in
Figure 17-1
.
Figure 17-1. Input Clock Resynchronization
16-1
CLK MUX
4-1
AUXCLK
MUX
SYSCLK
SYSCLK2
BLK CLK
2-1
SEL_SYSCLK2
0
1
SYSCLK
00 = BYPASS
01 = SYSCLK
10 = SYSCLK2
11 = SYSCLK DIRECT
SYSCLK2
Current Decoding
Table 17-2: AUXCLK Bit Selections
Code
00
01
Description
Bypass
Resync to
SYSCLK
(24 MHz)
Resync to
SYSCLK2
(48 MHz)
SYSCLK Direct Use this setting to clock the block directly using SYSCLK. Note that this setting is not strictly related to clock resynchronization,
but since SYSCLK cannot resync itself, it allows a direct skew controlled SYSCLK source.
Usage
Use this setting only for asynchronous inputs. Also used when SYSCLK2 (48 MHz) is selected.
Use this setting for any SYSCLK based clock. VC1, VC2, VC3 driven by SYSCLK, digital blocks with SYSCLK based source
clocks, broadcast bus with source based on SYSCLK, row input and row outputs with source based on SYSCLK.
10
Use this setting for any SYSCLK2 based clock. VC3 driven by SYSCLK2, digital blocks with SYSCLK2 based source clocks,
broadcast bus with source based on SYSCLK2, row input and row outputs with source based on SYSCLK2.
11
相關PDF資料 |
PDF描述 |
|---|---|
| CY8C22113-24PI | PSoC Mixed Signal Array |
| CY8C22113-24SI | PSoC Mixed Signal Array |
| CY8C22213 | PSoC Mixed Signal Array |
| CY8C22213-24LFI | PSoC Mixed Signal Array |
| CY8C22213-24PI | PSoC Mixed Signal Array |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| CY8C22113_04 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC⑩ Mixed Signal Array |
| CY8C22113-24PI | 功能描述:IC MCU 2K FLASH 256B 8-DIP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C22113-24SI | 功能描述:IC MCU 2K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C22113-24SIT | 功能描述:IC MCU 2K FLASH 256B 8-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標準包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設備:欠壓檢測/復位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲器容量:- 程序存儲器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤 |
| CY8C22213 | 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC⑩ Mixed Signal Array |
發(fā)布緊急采購，3分鐘左右您將得到回復。