參數(shù)資料
型號(hào)： CY8C22213-24SI
廠商： CYPRESS SEMICONDUCTOR CORP
元件分類： 外設(shè)及接口
英文描述： PSoC Mixed Signal Array
中文描述： MULTIFUNCTION PERIPHERAL, PDSO20
封裝： 0.300 INCH, MO-119, SOIC-20
文件頁(yè)數(shù)： 186/304頁(yè)
文件大?。?/td> 2956K
代理商： CY8C22213-24SI
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)第14頁(yè)第15頁(yè)第16頁(yè)第17頁(yè)第18頁(yè)第19頁(yè)第20頁(yè)第21頁(yè)第22頁(yè)第23頁(yè)第24頁(yè)第25頁(yè)第26頁(yè)第27頁(yè)第28頁(yè)第29頁(yè)第30頁(yè)第31頁(yè)第32頁(yè)第33頁(yè)第34頁(yè)第35頁(yè)第36頁(yè)第37頁(yè)第38頁(yè)第39頁(yè)第40頁(yè)第41頁(yè)第42頁(yè)第43頁(yè)第44頁(yè)第45頁(yè)第46頁(yè)第47頁(yè)第48頁(yè)第49頁(yè)第50頁(yè)第51頁(yè)第52頁(yè)第53頁(yè)第54頁(yè)第55頁(yè)第56頁(yè)第57頁(yè)第58頁(yè)第59頁(yè)第60頁(yè)第61頁(yè)第62頁(yè)第63頁(yè)第64頁(yè)第65頁(yè)第66頁(yè)第67頁(yè)第68頁(yè)第69頁(yè)第70頁(yè)第71頁(yè)第72頁(yè)第73頁(yè)第74頁(yè)第75頁(yè)第76頁(yè)第77頁(yè)第78頁(yè)第79頁(yè)第80頁(yè)第81頁(yè)第82頁(yè)第83頁(yè)第84頁(yè)第85頁(yè)第86頁(yè)第87頁(yè)第88頁(yè)第89頁(yè)第90頁(yè)第91頁(yè)第92頁(yè)第93頁(yè)第94頁(yè)第95頁(yè)第96頁(yè)第97頁(yè)第98頁(yè)第99頁(yè)第100頁(yè)第101頁(yè)第102頁(yè)第103頁(yè)第104頁(yè)第105頁(yè)第106頁(yè)第107頁(yè)第108頁(yè)第109頁(yè)第110頁(yè)第111頁(yè)第112頁(yè)第113頁(yè)第114頁(yè)第115頁(yè)第116頁(yè)第117頁(yè)第118頁(yè)第119頁(yè)第120頁(yè)第121頁(yè)第122頁(yè)第123頁(yè)第124頁(yè)第125頁(yè)第126頁(yè)第127頁(yè)第128頁(yè)第129頁(yè)第130頁(yè)第131頁(yè)第132頁(yè)第133頁(yè)第134頁(yè)第135頁(yè)第136頁(yè)第137頁(yè)第138頁(yè)第139頁(yè)第140頁(yè)第141頁(yè)第142頁(yè)第143頁(yè)第144頁(yè)第145頁(yè)第146頁(yè)第147頁(yè)第148頁(yè)第149頁(yè)第150頁(yè)第151頁(yè)第152頁(yè)第153頁(yè)第154頁(yè)第155頁(yè)第156頁(yè)第157頁(yè)第158頁(yè)第159頁(yè)第160頁(yè)第161頁(yè)第162頁(yè)第163頁(yè)第164頁(yè)第165頁(yè)第166頁(yè)第167頁(yè)第168頁(yè)第169頁(yè)第170頁(yè)第171頁(yè)第172頁(yè)第173頁(yè)第174頁(yè)第175頁(yè)第176頁(yè)第177頁(yè)第178頁(yè)第179頁(yè)第180頁(yè)第181頁(yè)第182頁(yè)第183頁(yè)第184頁(yè)第185頁(yè)當(dāng)前第186頁(yè)第187頁(yè)第188頁(yè)第189頁(yè)第190頁(yè)第191頁(yè)第192頁(yè)第193頁(yè)第194頁(yè)第195頁(yè)第196頁(yè)第197頁(yè)第198頁(yè)第199頁(yè)第200頁(yè)第201頁(yè)第202頁(yè)第203頁(yè)第204頁(yè)第205頁(yè)第206頁(yè)第207頁(yè)第208頁(yè)第209頁(yè)第210頁(yè)第211頁(yè)第212頁(yè)第213頁(yè)第214頁(yè)第215頁(yè)第216頁(yè)第217頁(yè)第218頁(yè)第219頁(yè)第220頁(yè)第221頁(yè)第222頁(yè)第223頁(yè)第224頁(yè)第225頁(yè)第226頁(yè)第227頁(yè)第228頁(yè)第229頁(yè)第230頁(yè)第231頁(yè)第232頁(yè)第233頁(yè)第234頁(yè)第235頁(yè)第236頁(yè)第237頁(yè)第238頁(yè)第239頁(yè)第240頁(yè)第241頁(yè)第242頁(yè)第243頁(yè)第244頁(yè)第245頁(yè)第246頁(yè)第247頁(yè)第248頁(yè)第249頁(yè)第250頁(yè)第251頁(yè)第252頁(yè)第253頁(yè)第254頁(yè)第255頁(yè)第256頁(yè)第257頁(yè)第258頁(yè)第259頁(yè)第260頁(yè)第261頁(yè)第262頁(yè)第263頁(yè)第264頁(yè)第265頁(yè)第266頁(yè)第267頁(yè)第268頁(yè)第269頁(yè)第270頁(yè)第271頁(yè)第272頁(yè)第273頁(yè)第274頁(yè)第275頁(yè)第276頁(yè)第277頁(yè)第278頁(yè)第279頁(yè)第280頁(yè)第281頁(yè)第282頁(yè)第283頁(yè)第284頁(yè)第285頁(yè)第286頁(yè)第287頁(yè)第288頁(yè)第289頁(yè)第290頁(yè)第291頁(yè)第292頁(yè)第293頁(yè)第294頁(yè)第295頁(yè)第296頁(yè)第297頁(yè)第298頁(yè)第299頁(yè)第300頁(yè)第301頁(yè)第302頁(yè)第303頁(yè)第304頁(yè)
16. Row Digital Interconnect (RDI)
CY8C22xxx Preliminary Data Sheet
186
Document No. 38-12009 Rev. *D
December 22, 2003
16.2
Register Definitions
The only configurable inputs to a Digital PSoC Block Row
are the Global Input Even and Global Input Odd 8-bit bus-
ses. The only configurable outputs from the Digital PSoC
Block Row are the Global Output Even and Global Output
Odd 8-bit busses.
Figure 16-2 on page 185
illustrates the
relationships between global signals and row signals.
Notice on the left side of
Figure 16-2
that global inputs
(GIE[n] and GIO[n]) are inputs to 4-to-1 multiplexers. The
output of these multiplexers are Row Inputs (RI[x]). Because
there are four 4-to-1 multiplexers, each with a unique set of
inputs, a row has access to every global input line in a PSoC
device.
For a complete list of the Digital Row registers showing their
addresses and bit names, reference the
“Digital Register
Summary” on page 176
.
16.2.1
RDIxRI Register
The select bits used to control the four multiplexers are
located in the RDIxRI register, where “x” denotes a place
holder for the row index.
Table 16-2
lists the meaning for
each multiplexer’s four possible settings.
The RDIxRI and RDIxSYN registers are the only two regis-
ters that affect Digital PSoC Row input signals. All other reg-
isters are related to output signal configuration. The options,
with respect to output signals, are discussed below.
For additional information, reference the
RDIxRI register on
page 118
.
16.2.2
RDIxSYN Register
By default, each row input is double synchronized to the
SYSCLK (system clock). However, a user may choose to
disable this synchronization by setting the appropriate RIx-
SYN bit in the RDIxSYN register.
Table 16-3
lists the bit
meanings for each implemented bit of the RDIxSYN register.
The RDIxRI and RDIxSYN registers are the only two regis-
ters that affect Digital PSoC Row input signals. All other reg-
isters are related to output signal configuration. The options,
with respect to output signals, are discussed below.
For additional information, reference the
RDIxSYN register
on page 119
.
16.2.3
RDIxIS Register
As mentioned previously, each LUT has two inputs, where
one of the inputs is configurable (Input A) and the other input
(Input B) is fixed to a row output. The configurable LUT input
(Input A) chooses between a single row output and a single
row input.
Table 16-4
lists the options for each LUT in a row.
The bits are labeled IS, meaning Input Select. The LUT’s
fixed input is always the RO[LUT number + 1], i.e., LUT0’s
fixed input is RO[1], LUT1’s fixed input is RO[2],..., and
LUT3’s fixed input is RO[0].
For additional information, reference the
RDIxIS register on
page 120
.
Table 16-2. RDIxRI Register
RI0[1:0]
0h: GIE[0]
1h: GIE[4]
2h: GIO[0]
3h: GIO[4]
0h: GIE[1]
1h: GIE[5]
2h: GIO[1]
3h: GIO[5]
0h: GIE[2]
1h: GIE[6]
2h: GIO[2]
3h: GIO[6]
0h: GIE[3]
1h: GIE[7]
2h: GIO[3]
3h: GIO[7]
RI1[1:0]
RI2[1:0]
RI3[1:0]
Table 16-3. RDIxSYN Register
RI3SYN
0: Row input 3 in synchronized to 24 MHz system clock
1: Row input 3 is passed without synchronization
0: Row input 2 in synchronized to 24 MHz system clock
1: Row input 2 is passed without synchronization
0: Row input 1 in synchronized to 24 MHz system clock
1: Row input 1 is passed without synchronization
0: Row input 0 in synchronized to 24 MHz system clock
1: Row input 0 is passed without synchronization
RI2SYN
RI1SYN
RI0SYN
Table 16-4. RDIxIS Register Bits
BCSEL[1:0]
0: Row 0 driver local row broadcast net*
1: Row 1 driver local row broadcast net*
2: Row 2 driver local row broadcast net*
3: Row 3 driver local row broadcast net*
0:
The ‘A’ input of LUT 3 is RO[3]
1:
The ‘A’ input of LUT 3 is RI[3]
0:
The ‘A’ input of LUT 2 is RO[2]
1:
The ‘A’ input of LUT 2 is RI[2]
0:
The ‘A’ input of LUT 1 is RO[1]
1:
The ‘A’ input of LUT 1 is RI[1]
0:
The ‘A’ input of LUT 0 is RO[0]
1:
The ‘A’ input of LUT 0 is RI[0]
* When the BCSELL value is equal to the row number, the tri-state buffer
that drives the row broadcast net from the input select mux, is disabled, so
that one of the row’s blocks may drive the local row broadcast net.
* If the row is not present in the part, the selection provides a Logic 1 value.
IS3
IS2
IS1
IS0
相關(guān)PDF資料
PDF描述
CY8C22213-24SIT PSoC Mixed Signal Array
CY8C24794-SPAX PSoCTM Mixed-Signal Array
CY8C24794-SPE PSoCTM Mixed-Signal Array
CY8C24794-SPI Explosion-Proof Limit Switches Series CX: Short Housing: Top Plunger; 1NC 1NO SPDT Snap Action; Number of internal basic switches BZ: 1; 0.75 in - 14NPT conduit
CY8C24794-SPLFX Environmentally sealed limit switch with Leadwire termination, Rotary Roller Lever actuation, Double Pole Double Throw (DPDT) Circuitry, 5 A (Resistive) ampere rating at 28 Vdc, Military Part Number MS21320-1
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY8C22213-24SIT 功能描述:IC MCU 2K FLASH 256B 20-SOIC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - 微控制器， 系列:PSOC®1 CY8C22xxx 標(biāo)準(zhǔn)包裝:60 系列:BlueStreak ; LH7 核心處理器:ARM7 芯體尺寸:32-位 速度:84MHz 連通性:EBI/EMI，SPI，SSI，SSP，UART/USART 外圍設(shè)備:欠壓檢測(cè)/復(fù)位，DMA，LCD，POR，PWM，WDT 輸入/輸出數(shù):76 程序存儲(chǔ)器容量:- 程序存儲(chǔ)器類型:ROMless EEPROM 大小:- RAM 容量:32K x 8 電壓 - 電源 (Vcc/Vdd):1.7 V ~ 3.6 V 數(shù)據(jù)轉(zhuǎn)換器:A/D 8x10b 振蕩器型:內(nèi)部 工作溫度:-40°C ~ 85°C 封裝/外殼:144-LQFP 包裝:托盤(pán)
CY8C22345 制造商:CYPRESS 制造商全稱:Cypress Semiconductor 功能描述:PSoC Programmable System-on-Chip
CY8C22345-12PVXE 功能描述:可編程片上系統(tǒng) - PSoC M8C 8bit Flash 16KB RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:67 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風(fēng)格:SMD/SMT
CY8C22345-12PVXET 功能描述:可編程片上系統(tǒng) - PSoC M8C 8bit Flash 16KB RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:67 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風(fēng)格:SMD/SMT
CY8C22345-24PVXA 功能描述:可編程片上系統(tǒng) - PSoC 24 I/O 16K FLASH 1K SRAM RoHS:否 制造商:Cypress Semiconductor 核心:8051 處理器系列:CY8C36 數(shù)據(jù)總線寬度:8 bit 最大時(shí)鐘頻率:67 MHz 程序存儲(chǔ)器大小:32 KB 數(shù)據(jù) RAM 大小:4 KB 片上 ADC:Yes 工作電源電壓:0.5 V to 5.5 V 工作溫度范圍:- 40 C to + 85 C 封裝 / 箱體:QFN-68 安裝風(fēng)格:SMD/SMT
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*