- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362737 > EP1C6T256I6 (Altera Corporation) Cyclone FPGA Family PDF資料下載
參數(shù)資料
| 型號： | EP1C6T256I6 |
| 廠商： | Altera Corporation |
| 英文描述： | Cyclone FPGA Family |
| 中文描述： | 氣旋FPGA系列 |
| 文件頁數(shù)： | 54/94頁 |
| 文件大?。?/td> | 1138K |
| 代理商： | EP1C6T256I6 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁當(dāng)前第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁
54
Altera Corporation
Cyclone FPGA Family Data Sheet
Preliminary Information
Figure 34
illustrates DDR SDRAM and FCRAM interfacing from the I/O
through the dedicated circuitry to the logic array.
Figure 34. DDR SDRAM & FCRAM Interfacing
V
CC
GND
PLL
Phase Shifted -90
DQS
Adjacent LAB LEs
Global Clock
Resynchronizing
Global Clock
Programmable
Delay Chain
Output LE
Register
Output LE
Registers
DQ
Input LE
Registers
Input LE
Registers
LE
Register
LE
Register
t
Adjacent
LAB LEs
OE
OE LE
Register
OE LE
Register
OE
OE LE
Register
OE LE
Register
Output LE
Registers
Output LE
Register
DataA
DataB
clk
-90 clk
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EP1C6T256I7 | Cyclone FPGA Family |
| EP1C6T256I8 | Cyclone FPGA Family |
| EP1C6T324C6 | Cyclone FPGA Family |
| EP1C6T324C7 | Cyclone FPGA Family |
| EP1C6T324C8 | Cyclone FPGA Family |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EP1F | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1F-B3G1 | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1FB3G1S | 制造商:World Products 功能描述:Electromechanical Relay SPDT 25A 12VDC 225Ohm Through Hole |
| EP1F-B3G1T | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
| EP1F-B3G1TT | 制造商:NEC 制造商全稱:NEC 功能描述:HIGH HEAT RESISTIVITY |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。