參數(shù)資料
型號(hào): EP20K60E
廠商: Altera Corporation
英文描述: Programmable Logic Device Family
中文描述: 可編程邏輯器件系列
文件頁數(shù): 106/117頁
文件大小: 570K
代理商: EP20K60E
106
Altera Corporation
APEX 20K Programmable Logic Device Family Data Sheet
Tables 97
through
102
describe
f
MAX
LE Timing Microparameters,
f
MAX
ESB Timing Microparameters,
f
MAX
Routing Delays, Minimum Pulse
Width Timing Parameters, External Timing Parameters, and External
Bidirectional Timing Parameters for EP20K1000E APEX 20KE devices.
Table 97. EP20K1000E f
MAX
LE Timing Microparameters
Symbol
-1 Speed Grade
-2 Speed Grade
-3 Speed Grade
Unit
Min
Max
Min
Max
Min
Max
t
SU
t
H
t
CO
t
LUT
0.25
0.25
0.25
0.25
0.25
0.25
ns
ns
ns
ns
0.28
0.80
0.32
0.95
0.33
1.13
相關(guān)PDF資料
PDF描述
EP220 Classic EPLDs
EP220-10 Classic EPLDs
EP220-10A Classic EPLDs
EP220-12 Classic EPLDs
EP220-7 Classic EPLDs
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
EP20K60EBC356-1 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 256 Macro 196 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K60EBC356-1ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA
EP20K60EBC356-1X 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 256 Macro 196 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K60EBC356-2 功能描述:FPGA - 現(xiàn)場(chǎng)可編程門陣列 CPLD - APEX 20K 256 Macro 196 IOs RoHS:否 制造商:Altera Corporation 系列:Cyclone V E 柵極數(shù)量: 邏輯塊數(shù)量:943 內(nèi)嵌式塊RAM - EBR:1956 kbit 輸入/輸出端數(shù)量:128 最大工作頻率:800 MHz 工作電源電壓:1.1 V 最大工作溫度:+ 70 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-256
EP20K60EBC356-2ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:FPGA