- 您現在的位置：買賣IC網 > PDF目錄362753 > EPM7192S (Altera Corporation) Programmable Logic Device Family PDF資料下載
參數資料
| 型號： | EPM7192S |
| 廠商： | Altera Corporation |
| 英文描述： | Programmable Logic Device Family |
| 中文描述： | 可編程邏輯器件系列 |
| 文件頁數： | 48/62頁 |
| 文件大?。?/td> | 1173K |
| 代理商： | EPM7192S |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁當前第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁
48
Altera Corporation
MAX 7000 Programmable Logic Device Family Data Sheet
Tables 34
and
35
show the EPM7256S AC operating conditions.
Table 34. EPM7256S External Timing Parameters
Note (1)
Symbol
Parameter
Conditions
Speed Grade
Unit
-7
-10
-15
Min
Max
Min
Max
Min
Max
t
PD1
t
PD2
Input to non-registered output
C1 = 35 pF
7.5
10.0
15.0
ns
I/O input to non-registered
output
C1 = 35 pF
7.5
10.0
15.0
ns
t
SU
t
H
t
FSU
Global clock setup time
3.9
7.0
11.0
ns
Global clock hold time
0.0
0.0
0.0
ns
Global clock setup time of fast
input
3.0
3.0
3.0
ns
t
FH
Global clock hold time of fast
input
0.0
0.5
0.0
ns
t
CO1
t
CH
t
CL
t
ASU
t
AH
t
ACO1
t
ACH
t
ACL
t
CPPW
Global clock to output delay
C1 = 35 pF
4.7
5.0
8.0
ns
Global clock high time
3.0
4.0
5.0
ns
Global clock low time
3.0
4.0
5.0
ns
Array clock setup time
0.8
2.0
4.0
ns
Array clock hold time
1.9
3.0
4.0
ns
Array clock to output delay
C1 = 35 pF
7.8
10.0
15.0
ns
Array clock high time
3.0
4.0
6.0
ns
Array clock low time
3.0
4.0
6.0
ns
Minimum pulse width for clear
and preset
(2)
3.0
4.0
6.0
ns
t
ODH
Output data hold time after
clock
C1 = 35 pF
(3)
1.0
1.0
1.0
ns
t
CNT
f
CNT
Minimum global clock period
7.8
10.0
13.0
ns
Maximum internal global clock
frequency
(4)
128.2
100.0
76.9
MHz
t
ACNT
f
ACNT
Minimum array clock period
7.8
10.0
13.0
ns
Maximum internal array clock
frequency
(4)
128.2
100.0
76.9
MHz
f
MAX
Maximum clock frequency
(5)
166.7
125.0
100.0
MHz
相關PDF資料 |
PDF描述 |
|---|---|
| EPM7256E | Programmable Logic Device Family |
| EPM7256S | Programmable Logic Device Family |
| EPM7096LC68-12 | Programmable Logic Device Family |
| EPM7512AE | Programmable Logic Device Family(MAX7000A可編程邏輯系列器件) |
| EPM7256AE | Programmable Logic Device Family(MAX7000A可編程邏輯系列器件) |
相關代理商/技術參數 |
參數描述 |
|---|---|
| EPM7192SQC160-10 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7192SQC160-10F | 功能描述:IC MAX 7000 CPLD 192 160-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:MAX® 7000 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數目:24 宏單元數:384 門數:9000 輸入/輸出數:173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤 |
| EPM7192SQC160-10N | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7192SQC160-15 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD - MAX 7000 192 Macro 124 IOs RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| EPM7192SQC160-15F | 功能描述:IC MAX 7000 CPLD 192 160-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - CPLD（復雜可編程邏輯器件） 系列:MAX® 7000 標準包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內可編程 最大延遲時間 tpd(1):7.1ns 電壓電源 - 內部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數目:24 宏單元數:384 門數:9000 輸入/輸出數:173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應商設備封裝:208-PQFP（28x28） 包裝:托盤 |
發(fā)布緊急采購，3分鐘左右您將得到回復。