- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362799 > EVAL-AD1939EB (Analog Devices, Inc.) 4 ADC/8 DAC with PLL, 192 kHz, 24 Bit CODEC PDF資料下載
參數(shù)資料
| 型號(hào)： | EVAL-AD1939EB |
| 廠商： | Analog Devices, Inc. |
| 元件分類： | Codec |
| 英文描述： | 4 ADC/8 DAC with PLL, 192 kHz, 24 Bit CODEC |
| 中文描述： | 4模數(shù)轉(zhuǎn)換器/ 8鎖相環(huán)，192千赫，24位編解碼器數(shù)模轉(zhuǎn)換器 |
| 文件頁數(shù)： | 5/30頁 |
| 文件大?。?/td> | 376K |
| 代理商： | EVAL-AD1939EB |
第1頁第2頁第3頁第4頁當(dāng)前第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁
Preliminary Technical Data
AD1935/AD1936/AD1937/AD1938/AD1939
Parameter
Rev. Pr
I
| Page 5 of 30
Comments
To CCLK Rising
From CCLK Rising
To CCLK Rising
From CCLK Falling
From CCLK Falling
From CCLK Falling
From CCLK Falling
From CCLK Falling
Min
TBD
TBD
TBD
TBD
TBD
TBD
Max
20
TBD
TBD
TBD
400
Unit
MHz
ns
ns
ns
ns
ns
ns
ns
ns
ns
kHz
f
CCLK
t
CDS
t
CDH
t
CLS
t
CLH
t
CLH
t
COE
t
COD
t
COH
t
COTS
f
SCL
CCLK Frequency
CDATA Setup
CDATA Hold
CLATCH Setup
CLATCH Hold
CLATCH High
COUT Enable
COUT Delay
COUT Hold
COUT Three-State
SCL Clock
Frequency
SCL High
SCL Low
Setup Time
t
SCLH
t
SCLL
t
SCS
Relevant for Repeated Start
Condition
After this period the 1st clock is
generated
To DBCLK Rising
From DBCLK Rising
From DBCLK Falling
To DBCLK Rising
From DBCLK Rising
To ABCLK Rising
From ABCLK Rising
From ABCLK Falling
From ABCLK Falling
To AUXBCLK Rising
From AUXBCLK Rising
From AUXBCLK Falling
0.6
1.3
0.6
μS
μS
μS
t
SCH
Hold Time
0.6
μS
t
DS
t
SCR
t
SCF
t
SDR
t
SDF
t
SCS
t
DBH
t
DBL
f
DB
t
DLS
t
DLH
t
DLS
t
DDS
t
DDH
t
ABH
t
ABL
f
DB
t
ALS
t
ALH
t
ALS
t
ABDD
t
AXDS
t
AXDH
t
DXDD
t
XBH
t
XBL
f
XB
Data Setup Time
SCL Rise Time
SCL Fall Time
SDA Rise Time
SDA Fall Time
Setup Time
DBCLK High
DBCLK Low
DBCLK Frequency
DLRCLK Setup
DLRCLK Hold
DLRCLK Skew
DSDATA Setup
DSDATA Hold
ABCLK High
ABCLK Low
ABCLK Frequency
ALRCLK Setup
ALRCLK Hold
ALRCLK Skew
ASDATA Delay
AAUXDATA Setup
AAUXDATA Hold
DAUXDATA Delay
AUXBCLK High
AUXBCLK Low
AUXBCLK
Frequency
AUXLRCLK Setup
AUXLRCLK Hold
100
0.6
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
TBD
300
300
300
300
TBD
TBD
TBD
TBD
ns
ns
ns
ns
ns
μS
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
ns
Start Condition
I
2
C PORT
Stop Condition
Slave Mode
Master Mode
DAC SERIAL PORT
Slave Mode
Master Mode
ADC SERIAL PORT
t
DLS
t
DLH
To AUXBCLK Rising
From AUXBCLK Rising
TBD
TBD
ns
ns
AUXILIARY INTERFACE
Table 8
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| EVAL-AD1935EB | 4 ADC/8 DAC with PLL, 192 kHz, 24 Bit CODEC |
| EVAL-AD1936EB | 4 ADC/8 DAC with PLL, 192 kHz, 24 Bit CODEC |
| EVAL-AD1937EB | 4 ADC/8 DAC with PLL, 192 kHz, 24 Bit CODEC |
| Eval-AD1940EB | SigmaDSP-TM Multichannel 28-Bit Audio Processor |
| EVAL-AD1953EB | 16-bit fixed point DSP with Flash |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| EVAL-AD1940AZ | 功能描述:BOARD EVAL AD1940 SIGMADSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:PCI Express® (PCIe) 主要目的:接口，收發(fā)器，PCI Express 嵌入式:- 已用 IC / 零件:DS80PCI800 主要屬性:- 次要屬性:- 已供物品:板 |
| EVAL-AD1940EB | 制造商:Analog Devices 功能描述:DEV TOOLS, SIGMADSPTM MULTICH 28BIT AUD PROCESSOR - Bulk |
| EVAL-AD1940MINIB | 制造商:Analog Devices 功能描述:SIGMADSP EVAL BD - Bulk 制造商:Rochester Electronics LLC 功能描述: |
| EVAL-AD1940MINIBZ | 功能描述:BOARD EVAL AD1940 MINI SIGMADSP RoHS:是 類別:編程器，開發(fā)系統(tǒng) >> 評(píng)估演示板和套件 系列:SigmaDSP® 標(biāo)準(zhǔn)包裝:1 系列:PSoC® 主要目的:電源管理，熱管理 嵌入式:- 已用 IC / 零件:- 主要屬性:- 次要屬性:- 已供物品:板，CD，電源 |
| EVAL-AD1941EB | 制造商:Analog Devices 功能描述:EVAL BD SIGMADSPMULTICHANAUDIO PROCESSOR - Bulk |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。