
IBM13M32734BCB
32M x 72 2-Bank Registered SDRAM Module
IBM Corporation. All rights reserved.
Use is further subject to the provisions at the end of this document.
Page 4 of 20
19L7299.F38444A
8/99
x72 ECC SDRAM DIMM Block Diagram (2 Bank, x4 SDRAMs)
10k
REGE
PCK
V
DD
DQ0
DQ1
DQ2
DQ3
DQ4
DQ5
DQ6
DQ7
DQ8
DQ9
DQ10
DQ11
DQ12
DQ13
DQ14
DQ15
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D0
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
RS1
D1
D2
D3
RDQMB0
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D18
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D19
D20
D21
DQ32
DQ33
DQ34
DQ35
DQ36
DQ37
DQ38
DQ39
DQ40
DQ41
DQ42
DQ43
DQ44
DQ45
DQ46
DQ47
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D9
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D10
D11
D12
RDQMB4
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D27
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D28
D29
D30
RDQMB1
RDQMB5
DQ16
DQ17
DQ18
DQ19
DQ20
DQ21
DQ22
DQ23
DQ24
DQ25
DQ26
DQ27
DQ28
DQ29
DQ30
DQ31
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D5
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D6
D7
D8
RDQMB2
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D23
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D24
D25
D26
DQ48
DQ49
DQ50
DQ51
DQ52
DQ53
DQ54
DQ55
DQ56
DQ57
DQ58
DQ59
DQ60
DQ61
DQ62
DQ63
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D14
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D15
D16
D17
RDQMB6
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D32
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D33
D34
D35
RDQMB3
RDQMB7
V
DD
V
SS
D0 - D35
D0 - D35
A0
Serial PD
A1
A2
SA0
SA1
SA2
SCL
SDA
CB0
CB1
CB2
CB3
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
RS3
D4
DQM CS
I/O 0
I/O 1
I/O 2
I/O 3
D22
CB4
CB5
CB6
CB7
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D13
DQM
I/O 0
I/O 1
I/O 2
I/O 3
CS
D31
#: Unless otherwise noted, resistor values are 10 OHMS.
CK0
PLL
Termination
CK1, CK2 & CK3
RAS: SDRAMs D0 - D35
CAS: SDRAMs D0 - D35
CKE: SDRAMs D0 - D35
WE: SDRAMs D0 - D35
S0-S3
DQMB0 to DQMB7
BA0, BA1
A0-A11
RAS
CAS
CKE0
WE
RS0-RS3
RDQMB0 - RDQMB7
RBA0
RA0-RA11
RRAS
RCAS
RCKE0
RWE
*R
E
G
I
S
T
E
R
RS0
RS2
#
BA0, RBA1
A0-A11: SDRAMs D0-D35
BA1: SDRAMs D0-D35
N t
Alt
t d
k i f
t
d b
k id
t
k
d l
l
t d t i
h
t di
i
ti
h
t
i ti
Note: DQ wiring
may differ from that
described in this
drawing; however,
DQ/DQMB relation-
ships are main-
tained as shown.
WP
47k