參數(shù)資料
型號: IBM25CPC710AB3A100
廠商: IBM Microeletronics
英文描述: IBM Dual Bridge and Memory Controller(IBM雙橋和存儲器控制器(連接帶同步動態(tài)RAM存儲器的Power PC 60x總線和兩個PCI端口))
中文描述: IBM的雙橋和內(nèi)存控制器(IBM的雙橋和存儲器控制器(連接帶同步動態(tài)RAM的存儲器的Power PC處理器60倍的PCI總線和兩個端口))
文件頁數(shù): 209/224頁
文件大?。?/td> 3278K
代理商: IBM25CPC710AB3A100
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁當前第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁
IBM25CPC710AB3A100
IBM Dual Bridge and Memory Controller
dbamc01_ch5.fm.01
July 13, 2000
Page 197 of 208
8. Initialization
8.1 Power Up Sequence
The power up sequence for the device is:
At t=0
- All clock inputs can be active or inactive. The device reset is asynchronous.
- POWERGOOD input is asserted active (Low).
- PLL_RESET input is asserted active (Low).
At t=1,000ns
- PLL_RESET input is de-asserted inactive (High).
- PLL_LOCK output is asserted active (High), indicating the PLL is locked.
At t=2,000ns
- POWERGOOD input is de-asserted inactive (High).
- Bus transactions may begin.
8.2 POWERGOOD Power-On Reset
Using the system Power-On Reset POWERGOOD signal, the device resets internally and generates a reset
signal to all CPUs and I/O devices. All device I/O pins go to tri-state. After a POWERGOOD cycle, outputs on
all interfaces are either floating or driven to their inactive state, except for the reset signals sent to the board
as described below.
1. PowerPC bus: HRESET0 and HRESET1 are driven Low for the same duration as the POWERGOOD
active pulse.
2. PCI-64 bus: G_RST is driven High from the beginning of the POWERGOOD assertion and remains
active after POWERGOOD is deasserted. G_RST is deactivated when the processor writes a 1 into bit 0
of Component Reset Register x
000F 7EF0
for PCI-64. G_RST is deactivated within a period that com-
plies with the PCI Specification [2] for the 64-bit interface.
3. PCI-32 bus: P_RST is driven Low from the beginning of the POWERGOOD assertion and remains active
after POWERGOOD is deasserted. P_RST is deactivated when the processor writes a 1 into bit 0 of
Component Reset Register x
000F 7EF0
for PCI-32 after several PCI clocks.
相關PDF資料
PDF描述
IBM3206K0424 IBM Processor for Network Resources(異步轉(zhuǎn)換模式(ATM)32位微處理器(用于網(wǎng)絡資源管理))
IBM3209K3114 IBM Packet Routing Switch Serial Interface Converter(IBM封裝路線選擇開關串行接口轉(zhuǎn)換器)
IBM32NPCXX1EPABBE66 IBM Processor for Network Resources(異步轉(zhuǎn)換模式(ATM)32位微處理器(用于網(wǎng)絡資源管理))
IBM39MPEGCS24DPFA16C High Performance Audio/Video Decoder(高性能音頻/視頻譯碼器)
IBM39MPEGCS24PFA16C High Performance Audio/Video Decoder(高性能音頻/視頻譯碼器)
相關代理商/技術參數(shù)
參數(shù)描述
IBM25CPC710BB3B100 制造商:IBM 功能描述:
IBM25CPC710CF3B133 制造商:未知廠家 制造商全稱:未知廠家 功能描述:PERIPHERAL (MULTIFUNCTION) CONTROLLER
IBM25EB750CLWINHCK00 制造商:IBM Microelectronics 功能描述:750CL REF DES KIT - HW & SW - Boxed Product (Development Kits) 制造商:IBM 功能描述:IBM IBM25EB750CLWINHCK00 Development Kits
IBM25EB750GXWINHIC00 制造商:IBM 功能描述:750GX REF DESIGN KIT, HDW & SOFTWARE - Boxed Product (Development Kits)
IBM25EMPPC740DBUB2330 制造商:未知廠家 制造商全稱:未知廠家 功能描述:MICROPROCESSOR|32-BIT|CMOS|BGA|255PIN|CERAMIC