- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄61069 > ICS548G-05CILF 49.152 MHz, OTHER CLOCK GENERATOR, PDSO16 PDF資料下載
參數(shù)資料
| 型號： | ICS548G-05CILF |
| 元件分類： | 時鐘產(chǎn)生/分配 |
| 英文描述： | 49.152 MHz, OTHER CLOCK GENERATOR, PDSO16 |
| 封裝： | MO-153, TSSOP-16 |
| 文件頁數(shù)： | 2/6頁 |
| 文件大?。?/td> | 132K |
| 代理商： | ICS548G-05CILF |
T1/E1 Clock Multiplier
MDS 548-05C B
2
Revision 072704
Integrated Circuit Systems, Inc.
● 525 Race Street, San Jose, CA 95126 ● tel (408) 297-1201 ● www.icst.com
ICS548-05C
Pin Assignment
Output Clock Selection Table
Power Down Clock Selection Table
Key: 0 = connect directly to GND; 1 = connect directly
to VDD
Pin Descriptions
Key: XI, XO = crystal connections; the in put pin MSEL must be tied directly to VDD or GND.
For a clock input, connect the input X1 and leave X2 unconnected (floating).
12
1
11
2
10
X1/ICLK
X2
3
9
VDD
4
VDD
DC
5
REFEN
6
REFOUT
7
GND
8
GND
MSEL
GND
PDCLK
GND
DC
VDD
CLK
16
15
14
13
16-pin TSSOP
MSEL
Input (MHz)
CLK (MHz)
Pin 13
PIns 1, (16)
PIn 9
0
1.544
24.704
1
1.544
37.056
0
2.048
32.768
1
2.048
49.152
REFEN PDCLK
Power Down Selection Mode
Pin 4
PIn 11
0
The entire chip is off.
0
1
PLL and clock output run, REFOUT low.
1
0
REFOUT running, PLL off, CLK low.
1
All running.
Pin
Number
Pin
Name
Pin
Type
Pin Description
1
X1/ICLK
XI
Crystal connection. Connect this pin to a crystal or clock input.
2, 3, 8
VDD
Power
Connect to +3.3 V or +5 V. All VDD’s must be the same.
4
REFEN
Input
Reference Clock Enable. See table above. Connect to GND for best jitter/phase
noise.
5, 6, 7, 12
GND
Power
Connect to ground.
9
CLK
Output
Clock output set by input status of MSEL. See table above.
10, 15
DC
—
Don’t Connect. Do not connect these pins to anything.
11
PDCLK
Input
Power down clock. See table above.
13
MSEL
Input
Multiplier select pin. Selects x16 when low, x24 when high.
14
REFOUT
Output
Buffered reference output clock. Controlled by REFEN.
16
X2
XO
Crystal connection. Connect this pin to a crystal or leave unconnected for a clock.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ICS552R-01ALF | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01AI | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01AILF | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01CI | OTHER CLOCK GENERATOR, PDSO20 |
| ICS552R-01C | OTHER CLOCK GENERATOR, PDSO20 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ICS548G-05I | 功能描述:IC CLOCK MULT T1/E1 16-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 產(chǎn)品變化通告:Product Discontinuation 04/May/2011 標準包裝:96 系列:- 類型:時鐘倍頻器，零延遲緩沖器 PLL:帶旁路 輸入:LVTTL 輸出:LVTTL 電路數(shù):1 比率 - 輸入:輸出:1:8 差分 - 輸入:輸出:無/無 頻率 - 最大:133.3MHz 除法器/乘法器:是/無 電源電壓:3 V ~ 3.6 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:16-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-TSSOP 包裝:管件 其它名稱:23S08-5HPGG |
| ICS548G-05ILF | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK MULT T1/E1 16-TSSOP |
| ICS548G-05ILFT | 制造商:Integrated Device Technology Inc 功能描述:IC CLOCK MULT T1/E1 16-TSSOP |
| ICS548G-05IT | 功能描述:IC CLOCK MULT T1/E1 16-TSSOP RoHS:否 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 時鐘發(fā)生器 PLL:帶旁路 輸入:LVCMOS，LVPECL 輸出:LVCMOS 電路數(shù):1 比率 - 輸入:輸出:2:11 差分 - 輸入:輸出:是/無 頻率 - 最大:240MHz 除法器/乘法器:是/無 電源電壓:3.135 V ~ 3.465 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:32-LQFP 供應(yīng)商設(shè)備封裝:32-TQFP（7x7） 包裝:帶卷 (TR) |
| ICS548G-05LF | 功能描述:IC CLOCK MULT T1/E1 16-TSSOP RoHS:是 類別:集成電路 (IC) >> 時鐘/計時 - 時鐘發(fā)生器，PLL，頻率合成器 系列:- 標準包裝:2,000 系列:- 類型:PLL 頻率合成器 PLL:是 輸入:晶體 輸出:時鐘 電路數(shù):1 比率 - 輸入:輸出:1:1 差分 - 輸入:輸出:無/無 頻率 - 最大:1GHz 除法器/乘法器:是/無 電源電壓:4.5 V ~ 5.5 V 工作溫度:-20°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:16-LSSOP（0.175"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:16-SSOP 包裝:帶卷 (TR) 其它名稱:NJW1504V-TE1-NDNJW1504V-TE1TR |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。