- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄384537 > ISPLSI1032E-100LT (LATTICE SEMICONDUCTOR CORP) In-System Programmable High Density PLD PDF資料下載
參數(shù)資料
| 型號： | ISPLSI1032E-100LT |
| 廠商： | LATTICE SEMICONDUCTOR CORP |
| 元件分類： | PLD |
| 英文描述： | In-System Programmable High Density PLD |
| 中文描述： | EE PLD, 12.5 ns, PQFP100 |
| 封裝： | TQFP-100 |
| 文件頁數(shù)： | 10/16頁 |
| 文件大?。?/td> | 164K |
| 代理商： | ISPLSI1032E-100LT |
10
Specifications
ispLSI 1032E
USEispLS 1032EAFORNEWDESGNS
Internal Timing Parameters
1
t
ob
t
sl
1. Internal Timing Parameters are not tested and are for reference only.
Table 2-0037B/1032E
UNITS
-80
MIN.
-70
MIN.
MAX.
MAX.
DESCRIPTION
#
PARAM.
49 Output Buffer Delay
50 Output Buffer Delay, Slew Limited Adder
–
–
ns
ns
t
oen
t
odis
t
goe
51 I/O Cell OE to Output Enabled
52 I/O Cell OE to Output Disabled
53 Global OE
–
–
–
ns
ns
ns
t
gy0
t
gy1/2
t
gcp
t
ioy2/3
t
iocp
54 Clock Delay, Y0 to Global GLB Clock Line (Ref. clock)
1.5
ns
Global Reset
t
gr
Clocks
59 Global Reset to GLB and I/O Registers
–
–
ns
55 Clock Delay, Y1 or Y2 to Global GLB Clock Line
56 Clock Delay, Clock GLB to Global GLB Clock Line
57 Clock Delay, Y2 or Y3 to I/O Cell Global Clock Line
58 Clock Delay, Clock GLB to I/O Cell Global Clock Line
2.6
0.8
0.0
0.8
ns
ns
ns
ns
MIN. MAX.
2.1
10.0
5.7
5.7
4.3
1.5
4.5
3.1
1.8
0.0
1.8
–
–
–
–
–
1.5
–
1.5
0.8
0.0
0.8
2.6
10.0
6.2
6.2
5.8
1.5
4.6
1.5
1.8
0.0
1.8
-90
–
–
–
–
–
1.4
2.4
0.8
0.0
0.8
1.7
10.0
5.3
5.3
3.7
1.4
4.5
2.9
1.8
0.0
1.8
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ISPLSI1032E-100LJ | High-Density Programmable Logic |
| ISPLSI1032E-100LT | High-Density Programmable Logic |
| ISPLSI1032E-70LT | High-Density Programmable Logic |
| ISPLSI1032E-125LT | In-System Programmable High Density PLD |
| ISPLSI1032E-70LTI | High-Density Programmable Logic |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ISPLSI1032E100LTI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1032E100LTN | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ispLSI1032E-100LTN | 功能描述:CPLD - 復(fù)雜可編程邏輯器件 USE ispMACH 4000V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ISPLSI1032E100LTNI | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
| ISPLSI1032E125LJ | 制造商:LATTICE 制造商全稱:Lattice Semiconductor 功能描述:In-System Programmable High Density PLD |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。