參數(shù)資料
型號： IXF6048
英文描述： Telecommunication IC
中文描述： 通信集成電路
文件頁數(shù)： 285/352頁
文件大?。?/td> 4545K
代理商： IXF6048
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁當前第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁第349頁第350頁第351頁第352頁
51/155/622/2488 Mbit/s SONET/SDH Cell/Packet Interface
—
IXF6048
Datasheet
285
11.7.8
R_J1_ASTRA
—
J1 Received Accepted String Data Access ((1cc)ADH)
This register allows microprocessor access to the accepted J1 string (trace identifier) received in
incoming HPOH. See the R_J0_ASTRA register description for the configuration procedure
Bit
Name
Description
Type
Default
15
TstJ1StrgWrite
For testing purpose only:
TstJ1StrgWrite is the Write
Command Test bit for the accepted J1 string internal RAM; it
is only relevant when the J1 received trace processing is
disabled (see register R_HPT_C2, RcvJ1_Cnf[2:0] bits):
When the microprocessor
writes
to this bit:
’
0
’
= No consequent action.
’
1
’
= Writes RcvJ1StrgData[7:0] data byte into the accepted
string RAM at RcvJ1StrgAddr[5:0] address location (string
pointer). TstJ1StrgWrite bit clears automatically when this
operation is complete.
When the microprocessor
reads
this bit:
’
0
’
= The internal expected string RAM is ready for a new
write operation. The previous write operation, if any, has
been completed.
’
1
’
= A write operation is pending; the internal expected
string RAM is busy, and no new read or write operation to
this RAM is allowed.
R/W
’
0
’
14
RcvJ1StrgRead
RcvJ1StrgRead is the Read Command operational bit for the
accepted J1 string internal RAM:
When the microprocessor
writes
to this bit:
’
0
’
= No consequent action.
’
1
’
= Downloads RcvJ1StrgData[7:0] data byte from the
RcvJ1StrgAddr[5:0] address location (string pointer) of the
accepted string RAM, into an internal register.
RcvJ1StrgRead bit clears automatically when this operation
is complete. The microprocessor accesses the downloaded
byte-value of the receive accepted trace by performing a
read at address (1cc)ADH (RcvJ1StrgData[7:0] value) and
reading RcvJ1StrgRead as
’
0
’
.
When the microprocessor
reads
this bit:
’
0
’
= The internal accepted string RAM is ready for a new
read operation. The previous read operation, if any, has
been completed.
’
1
’
= A read operation is pending; the internal accepted string
RAM is busy, and no new read or write operation to this RAM
is allowed.
R/W
’
0
’
13:8
RcvJ1StrgAddr[5:0]
Bits [5:0] represents the string pointer value (RAM address)
R/W
000000
7:0
RcvJ1StrgData[7:0]
Bits [7:0] correspond to Data[7:0], respectively.
R/W
00H
相關PDF資料
PDF描述
IXFH42N20S TRANSISTOR | MOSFET | N-CHANNEL | 200V V(BR)DSS | 42A I(D) | TO-247VAR
IXFH4N100Q TRANSISTOR | MOSFET | N-CHANNEL | 1KV V(BR)DSS | 4A I(D) | TO-247AD
IXFH50N20S TRANSISTOR | MOSFET | N-CHANNEL | 200V V(BR)DSS | 50A I(D) | TO-264AA
IXFH58N20S TRANSISTOR | MOSFET | N-CHANNEL | 200V V(BR)DSS | 58A I(D) | TO-247VAR
IXFH76N06 TRANSISTOR | MOSFET | N-CHANNEL | 60V V(BR)DSS | 76A I(D) | TO-247AD
相關代理商/技術參數(shù)
參數(shù)描述
IXF611P1 功能描述:IC DRIVER MOSF/IGBT HALF 8-PDIP RoHS:是 類別:集成電路 (IC) >> PMIC - MOSFET，電橋驅動器 - 外部開關 系列:- 標準包裝:50 系列:- 配置:高端 輸入類型:非反相 延遲時間:200ns 電流 - 峰:250mA 配置數(shù):1 輸出數(shù):1 高端電壓 - 最大（自引導啟動）:600V 電源電壓:12 V ~ 20 V 工作溫度:-40°C ~ 125°C 安裝類型:通孔 封裝/外殼:8-DIP（0.300"，7.62mm） 供應商設備封裝:8-DIP 包裝:管件 其它名稱:*IR2127
IXF611S1 功能描述:IC DRIVER MOSF/IGBT HALF 8-SOIC RoHS:是 類別:集成電路 (IC) >> PMIC - MOSFET，電橋驅動器 - 外部開關 系列:- 標準包裝:50 系列:- 配置:高端 輸入類型:非反相 延遲時間:200ns 電流 - 峰:250mA 配置數(shù):1 輸出數(shù):1 高端電壓 - 最大（自引導啟動）:600V 電源電壓:12 V ~ 20 V 工作溫度:-40°C ~ 125°C 安裝類型:通孔 封裝/外殼:8-DIP（0.300"，7.62mm） 供應商設備封裝:8-DIP 包裝:管件 其它名稱:*IR2127
IXF611S1T/R 功能描述:功率驅動器IC 0.6 Amps 35V 25 Rds RoHS:否 制造商:Micrel 產(chǎn)品:MOSFET Gate Drivers 類型:Low Cost High or Low Side MOSFET Driver 上升時間: 下降時間: 電源電壓-最大:30 V 電源電壓-最小:2.75 V 電源電流: 最大功率耗散: 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:SOIC-8 封裝:Tube
IXF6401BEC-7 制造商:LEVEL_ONE 功能描述:
IXF6401BEC7A1835148 功能描述:IC PROCESSOR BROADBAND 352BGA RoHS:否 類別:集成電路 (IC) >> 接口 - 電信 系列:- 產(chǎn)品培訓模塊:Lead (SnPb) Finish for COTS 產(chǎn)品變化通告:Product Discontinuation 06/Feb/2012 標準包裝:750 系列:*
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*