- 您現(xiàn)在的位置：買賣IC網 > PDF目錄374356 > KM48S8030B (SAMSUNG SEMICONDUCTOR CO. LTD.) 2M x 8Bit x 4 Banks Synchronous DRAM(2M x 8位 x 4組同步動態(tài)RAM) PDF資料下載
參數(shù)資料
| 型號： | KM48S8030B |
| 廠商： | SAMSUNG SEMICONDUCTOR CO. LTD. |
| 英文描述： | 2M x 8Bit x 4 Banks Synchronous DRAM(2M x 8位 x 4組同步動態(tài)RAM) |
| 中文描述： | 200萬× 8位× 4銀行同步DRAM（2米× 8位× 4組同步動態(tài)RAM）的 |
| 文件頁數(shù)： | 7/43頁 |
| 文件大?。?/td> | 625K |
| 代理商： | KM48S8030B |
第1頁第2頁第3頁第4頁第5頁第6頁當前第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁
KM48S8030B
CMOS SDRAM
REV. 6 June '98
AC CHARACTERISTICS
(AC operating conditions unless otherwise noted)
Parameter
Symbol
-8
-H
-L
-10
Unit
Note
Min
Max
Min
Max
Min
Max
Min
Max
CLK cycle time
CAS latency=3
t
CC
8
1000
10
1000
10
1000
10
1000
ns
1
CAS latency=2
12
10
12
13
CLK to valid
output delay
CAS latency=3
t
SAC
6
6
6
7
ns
1,2
CAS latency=2
6
6
7
7
Output data
hold time
CAS latency=3
t
OH
3
3
3
3
ns
2
CAS latency=2
3
3
3
3
CLK high pulse width
t
CH
3
3
3
3.5
ns
3
CLK low pulse width
t
CL
3
3
3
3.5
ns
3
Input setup time
t
SS
2
2
2
2.5
ns
3
Input hold time
t
SH
1
1
1
1
ns
3
CLK to output in Low-Z
t
SLZ
1
1
1
1
ns
2
CLK to output
in Hi-Z
CAS latency=3
t
SHZ
6
6
6
7
ns
CAS latency=2
6
6
7
7
1. Parameters depend on programmed CAS latency.
2. If clock rising time is longer than 1ns, (tr/2-0.5)ns should be added to the parameter.
3. Assumed input rise and fall time (tr & tf) = 1ns.
If tr & tf is longer than 1ns, transient time compensation should be considered,
i.e., [(tr + tf)/2-1]ns should be added to the parameter.
Notes :
DQ BUFFER OUTPUT DRIVE CHARACTERISTICS
Parameter
Symbol
Condition
Min
Typ
Max
Unit
Notes
Output rise time
trh
Measure in linear
region : 1.2V ~ 1.8V
1.37
4.37
Volts/ns
4
Output fall time
tfh
Measure in linear
region : 1.2V ~ 1.8V
1.30
3.8
Volts/ns
4
Output rise time
trh
Measure in linear
region : 1.2V ~ 1.8V
2.8
3.9
5.6
Volts/ns
1,2,3
Output fall time
tfh
Measure in linear
region : 1.2V ~ 1.8V
2.0
2.9
5.0
Volts/ns
1,2,3
1. Output rise and fall time must be guaranteed across V
DD
and process range.
2. Rise time specification based on 0pF + 50
to V
SS
, use these values to design to.
3. Fall time specification based on 0pF + 50
to V
DD
, use these values to design to.
4. Measured into 50pF only, use these values to characterize to.
5. All measurements done with respect to V
SS
.
Notes :
相關PDF資料 |
PDF描述 |
|---|---|
| KM48V514D | 512K x 8Bit CMOS Dynamic RAM with Extended Data Out(高速512K x 8位 CMOS 動態(tài)RAM(帶擴展數(shù)據(jù)輸出)) |
| KM48V8100B | 8M x 8Bit CMOS Dynamic RAM with Fast Page Mode(8M x 8位 CMOS 動態(tài)RAM(帶快速頁模式)) |
| KM48V8000B | 8M x 8Bit CMOS Dynamic RAM with Fast Page Mode(8M x 8位 CMOS 動態(tài)RAM(帶快速頁模式)) |
| KM6161000B | 64K x16 Bit Low Power CMOS Static RAM(64K x16位低功耗 CMOS 靜態(tài)RAM) |
| KM6161002A | 64K x 16 Bit High-Speed CMOS Static RAM(64K x 16位高速CMOS 靜態(tài)RAM) |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| KM48S8030C | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 8Bit x 4 Banks Synchronous DRAM |
| KM48S8030CT-G/FA | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 8Bit x 4 Banks Synchronous DRAM |
| KM48S8030D | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:64Mbit SDRAM 2M x 8Bit x 4 Banks Synchronous DRAM LVTTL |
| KM48V2000B | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 8Bit CMOS Dynamic RAM with Fast Page Mode |
| KM48V2100B | 制造商:SAMSUNG 制造商全稱:Samsung semiconductor 功能描述:2M x 8Bit CMOS Dynamic RAM with Fast Page Mode |
發(fā)布緊急采購，3分鐘左右您將得到回復。