免费精品国产自产拍观看,国产精品白富美sm调教三部曲

您好，
買賣IC網(wǎng)歡迎您。
請登錄
免費(fèi)注冊

您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17042 > MPC8377E-RDBA (Freescale Semiconductor)BOARD REF DES MPC8377 REV 2.1 PDF資料下載

參數(shù)資料

型號：	MPC8377E-RDBA
廠商：	Freescale Semiconductor
文件頁數(shù)：	30/127頁
文件大?。?/td>	0K
描述：	BOARD REF DES MPC8377 REV 2.1
設(shè)計資源：	MPC8379E-RDB Ref Design Guide
標(biāo)準(zhǔn)包裝：	1
系列：	PowerQUICC II™ PRO
類型：	MPU
適用于相關(guān)產(chǎn)品：	MPC8377E
所含物品：	板，CD
相關(guān)產(chǎn)品：	MPC8378EVRANG-ND - MPU PWRQUICC II 800MHZ 689TEPBGA MPC8378EVRALG-ND - MPU PWRQUICC II 667MHZ 689TEPBGA MPC8378EVRAJF-ND - MPU PWRQUICC II 533MHZ 689TEPBGA MPC8378EVRAGD-ND - MPU PWRQUICC II 400MHZ 689TEPBGA MPC8379EVRANG-ND - MPU PWRQUICC II 800MHZ 689TEPBGA MPC8379EVRALG-ND - MPU PWRQUICC II 667MHZ 689TEPBGA MPC8379EVRAJF-ND - MPU PWRQUICC II 533MHZ 689TEPBGA MPC8379EVRAGD-ND - MPU PWRQUICC II 400MHZ 689TEPBGA MPC8377EVRALG-ND - MPU PWRQUICC II 667MHZ 689TEPBGA MPC8377EVRAJF-ND - MPU PWRQUICC II 533MHZ 689TEPBGA 更多...

第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁當(dāng)前第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁

MPC8377E PowerQUICC II Pro Processor Hardware Specifications, Rev. 8

Freescale Semiconductor

125

07/2011 In Section 2.2, “Power Sequencing,” updated power down sequencing information.

07/2011

In Table 2, “Absolute Maximum Ratings1,” removed footnote 5 from LBIN to OVIN. Also, corrected

footnote 5.

In Table 3, “Recommended Operating Conditions,” added footnote 2 to AVDD.

In Figure 2, “Overshoot/Undershoot Voltage for GVDD/LVDD/OVDD/LBVDD,” added LBVDD.

In Table 13, “DDR2 SDRAM DC Electrical Characteristics for GVDD(typ) = 1.8 V,” updated IOZ min/max

to –50/50.

In Figure 11, “RGMII and RTBI AC Timing and Multiplexing Diagrams,” added distinction between

tSKRGT_RX and tSKRGT_TX signals.

In Table 33, “MII Management AC Timing Specifications,” updated MDC frequency—removed Min and

Max values, added Typical value. Also, updated footnote 2 and removed footnote 3.

In Table 48, “PCI DC Electrical Characteristics,” updated VIH min value to 2.0.

In Table 72, “TePBGA II Pinout Listing,” added Note to LGPL4/LFRB_B/LGTA_B/LUPWAIT/LPBSE (to

be consistent with AN3665, “MPC837xE Design Checklist.”

In Table 74, “Operating Frequencies for TePBGA II,” added Minimum Operating Frequency for eTSEC,

and corrected DDR2 Minimum and Maximum Operating Frequency values.

11/2010

In Table 25, “RGMII and RTBI DC Electrical Characteristics,” updated VIH min value to 1.7.

In Table 40, “Local Bus General Timing Parameters—PLL Bypass Mode,” added row for tLBKHLR.

In Section 10.2, “Local Bus AC Electrical Specifications,” and in Section 23, “Clocking,” updated LCCR

to LCRR.

In Table 72, “TePBGA II Pinout Listing,” added SD_WP to pin C9. Also clarified TEST_SEL0 and

TEST_SEL1 pins—no change in functionality.

03/2010

Added Section 4.3, “eTSEC Gigabit Reference Clock Timing.”

In Table 34, “USB DC Electrical Characteristics,” and Table 35, “USB General Timing Parameters (ULPI

Mode Only),” added table footnotes .

In Table 39, “Local Bus General Timing Parameters—PLL Enable Mode,” and Table 40, “Local Bus

General Timing Parameters—PLL Bypass Mode,” corrected footnotes for tLBOTOT1, tLBOTOT2, tLBOTOT3.

In Figure 22, “Local Bus Signals, GPCM/UPM Signals for LCRR[CLKDIV] = 2 (PLL Enable Mode),” and

Figure 24, “Local Bus Signals, GPCM/UPM Signals for LCRR[CLKDIV] = 4 (PLL Enable Mode),” shifted

“Input Signals: LAD[0:31]/LDP[0:3]” from the falling edge to the rising edge of LSYNC_IN.

In Figure 63, “Mechanical Dimensions and Bottom Surface Nomenclature of the TEPBGA II,” added

heat spreader.

In Section 25.6, “Pull-Up Resistor Requirements,” removed “Ethernet Management MDIO pin” from list

of open drain type pins.

In Table 72, “TePBGA II Pinout Listing,” updated the Pin Type column for AVDD_C, AVDD_L, and

AVDD_P pins.

in Table 72, “TePBGA II Pinout Listing,” added Note 16 to eTSEC pins.

In Table 77, “CSB Frequency Options for Host Mode,” and Table 78, “CSB Frequency Options for Agent

Mode,” updated

csb_clk frequencies available.

In Table 84, “Part Numbering Nomenclature,” removed footnote to “e300 core Frequency.”

Table 87. Document Revision History (continued)

Revision

Date

Substantive Change(s)

相關(guān)PDF資料	PDF描述
0210490904	CABLE JUMPER 1.25MM .102M 21POS
EYM12DTBS-S189	CONN EDGECARD 24POS R/A .156 SLD
0210490240	CABLE JUMPER 1.25MM .102M 18POS
EYM12DTAS-S189	CONN EDGECARD 24POS R/A .156 SLD
0210490239	CABLE JUMPER 1.25MM .102M 18POS

相關(guān)代理商/技術(shù)參數(shù)	參數(shù)描述
MPC8377E-RDBA	制造商:Freescale Semiconductor 功能描述:MPC837x Family Reference Desig
MPC8377EVRAFDA	制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:PowerQUICC? II Pro Processor Hardware Specifications
MPC8377EVRAFFA	制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:PowerQUICC? II Pro Processor Hardware Specifications
MPC8377EVRAFGA	制造商:FREESCALE 制造商全稱:Freescale Semiconductor, Inc 功能描述:PowerQUICC? II Pro Processor Hardware Specifications
MPC8377EVRAGD	功能描述:微處理器 - MPU PBGA W/ ENCR RoHS:否制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324

發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

*型號	*數(shù)量	廠商	批號	封裝

添加更多采購

我的聯(lián)系方式

采購需求

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

我的聯(lián)系方式

采購需求

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

我的聯(lián)系方式

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價