參數(shù)資料
型號(hào)： CY505YC64DT
廠商： Silicon Laboratories Inc
文件頁(yè)數(shù)： 22/24頁(yè)
文件大?。?/td> 0K
描述： IC CLK CK505 BROADWATER 64TSSOP
標(biāo)準(zhǔn)包裝： 28
類(lèi)型： 時(shí)鐘/頻率發(fā)生器
PLL： 是
主要目的： Intel CPU 服務(wù)器
輸入： 晶體
輸出： HCSL，LVCMOS
電路數(shù)： 1
比率 - 輸入:輸出： 1:24
差分 - 輸入:輸出： 無(wú)/是
頻率 - 最大： 400.9MHz
電源電壓： 3.135 V ~ 3.465 V
工作溫度： 0°C ~ 85°C
安裝類(lèi)型： 表面貼裝
封裝/外殼： 64-TFSOP （0.240"，6.10mm 寬）
供應(yīng)商設(shè)備封裝： 64-TSSOP
包裝： 管件
CY505YC64D
......................Document #: 001-03543 Rev *E Page 7 of 24
1
PCI1
Output enable for PCI1, 0 = Output Disabled, 1 = Output Enabled
0
1
PCI0
Output enable for PCI0, 0 = Output Disabled, 1 = Output Enabled
Byte 2: Control Register 2 (continued)
Bit
@Pup
Name
Description
Byte 3: Control Register 3
Bit
@Pup
Name
Description
7
1
SRC[T/C]11
Output enable for SRC11, 0 = Output Disabled, 1 = Output Enabled
6
1
SRC[T/C]10
Output enable for SRC10, 0 = Output Disabled, 1 = Output Enabled
5
1
SRC[T/C]9
Output enable for SRC9, 0 = Output Disabled, 1 = Output Enabled
4
1
SRC[T/C]8/ITP_OE
Output enable for SRC8 or ITP, 0 = Output Disabled, 1 = Output Enabled
3
1
SRC[T/C]7
Output enable for SRC7, 0 = Output Disabled, 1 = Output Enabled
2
1
SRC[T/C]6
Output enable for SRC6, 0 = Output Disabled, 1 = Output Enabled
1
SRC[T/C]5
Output enable for SRC5, 0 = Output Disabled, 1 = Output Enabled
0
1
SRC[T/C]4
Output enable for SRC4, 0 = Output Disabled, 1 = Output Enabled
Byte 4: Control Register 4
Bit
@Pup
Name
Description
7
1
SRC[T/C]3
Output enable for SRC3, 0 = Output Disabled, 1 = Output Enabled
6
1
SRC[T/C]2/SATA
Output enable for SATA/SRC2, 0 = Output Disabled, 1 = Output Enabled
5
1
SRC[T/C]1
Output enable for SRC, 0 = Output Disabled, 1 = Output Enabled
4
1
SRC[T/C]0/DOT96[T/C]
Output enable for SRC0/DOT96
0 = Output Disabled, 1 = Output Enabled
3
1
CPU[T/C]1
Output enable for CPU1, 0 = Output Disabled, 1 = Output Enabled
2
1
CPU[T/C]0
Output enable for CPU0, 0 = Output Disabled, 1 = Output Enabled
1
PLL1_SS_EN
Enable PLL1’s spread modulation,
0 = Spread Disabled 1 = Spread Enabled
0
1
PLL3_SS_EN
Enable PLL3’s spread modulation
0 = Spread Disabled, 1 = Spread Enabled
Byte 5: Control Register 5
Bit
@Pup
Name
Description
7
0
OE#_0/2_EN_A
Enable OE#_0/2 (clk req)
0 = Disabled OE#_0/2, 1 = Enabled OE#_0/2,
6
0
OE#_0/2_SEL_A
Set OE#_0/2
SRC0 or SRC2
0 = OE#_0/2
SRC0, 1 = OE#_0/2SRC2
5
0
OE#_1/4_EN_A
Enable OE#_1/4 (clk req)
0 = Disabled OE#_1/4, 1 = Enabled OE#_1/4,
4
0
OE#_1/4_SEL_A
Set OE#_1/4
SRC1 or SRC4
0 = OE#_1/4
SRC1, 1 = OE#_1/4SRC4
3
0
OE#_0/2_EN_B
Enable OE#_0/2 (clk req)
0 = Disabled OE#_0/2 1 = Enabled OE#_0/2
2
0
OE#_0/2_SEL_B
Set OE#_0/2
SRC0 or SRC2
0 = OE#_0/2
SRC0, 1 = OE#_0/2SRC2
1
0
OE#_1/4_EN_B
Enable OE#_1/4 (clk req)
0 = Disabled OE#_1/4, 1 = Enabled OE#_1/4,
0
OE#_1/4_SEL_B
Set OE#_1/4
SRC1 or SRC4
0 = OE#_1/4
SRC1, 1 = OE#_1/4SRC4
相關(guān)PDF資料
PDF描述
CYW150OXC IC CLOCK 440BX AGP 56SSOP
CYW173SXC IC CLK GEN TAPE DRV 4CH 16SOIC
CYW305OXC IC CLOCK W305 SOLANO 56SSOP
DAC5674IPHPG4 IC DAC 14BIT 400MSPS 48-HTQFP
DAC7621EBG4 IC SNGL 12BIT PARALLEL D/A 20SSO
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
CY505YC64DTT 功能描述:時(shí)鐘發(fā)生器及支持產(chǎn)品 CK505 Lakeport Bearlake RoHS:否 制造商:Silicon Labs 類(lèi)型:Clock Generators 最大輸入頻率:14.318 MHz 最大輸出頻率:166 MHz 輸出端數(shù)量:16 占空比 - 最大:55 % 工作電源電壓:3.3 V 工作電源電流:1 mA 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:QFN-56
CY50C475Z 制造商:PHILIPS 功能描述:Miniature Monolithic Epoxy Coated Ceramic Radial Leads Capacitor - 4.7uF 50dcV +80-20%
CY512 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Stepper System Controller
CY512P 制造商:CYLINK 功能描述:512P
CY525 制造商:未知廠家 制造商全稱(chēng):未知廠家 功能描述:Stepper System Controller
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*