- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄208053 > 552AF000108BGR (SILICON LABORATORIES) VCXO, CLOCK, 693.48299 MHz, LVPECL OUTPUT PDF資料下載
參數(shù)資料
| 型號： | 552AF000108BGR |
| 廠商： | SILICON LABORATORIES |
| 元件分類： | VCXO, clock |
| 英文描述： | VCXO, CLOCK, 693.48299 MHz, LVPECL OUTPUT |
| 封裝： | ROHS COMPLIANT, SMD, 6 PIN |
| 文件頁數(shù)： | 78/80頁 |
| 文件大?。?/td> | 3734K |
| 代理商： | 552AF000108BGR |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁當前第78頁第79頁第80頁
Si552
8
Rev. 0.5
4. Outline Diagram and Suggested Pad Layout
Figure 2 illustrates the package details for the Si552. Table 11 lists the values for the dimensions shown in the
illustration.
Figure 2. Si552 Outline Diagram
Table 11. Package Diagram Dimensions (mm)
Dimension
Min
Nom
Max
A
1.45
1.65
1.85
b1.2
1.4
1.6
c0.60 TYP
D
7.00 BSC
D1
6.10
6.2
6.30
e
2.54 BSC
E
5.00 BSC
E1
4.30
4.40
4.50
L
1.07
1.27
1.47
S
1.815 BSC
R
0.7 REF
aaa
—
0.15
bbb
—
0.15
—
0.10
ddd
—
0.10
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 550DE1400M00BGR | VCXO, CLOCK, 1400 MHz, CMOS/TTL OUTPUT |
| 554AF000201BGR | VCXO, CLOCK, 1400 MHz, LVPECL OUTPUT |
| 552GE000032BGR | VCXO, CLOCK, 148.5 MHz, CMOS OUTPUT |
| 550AA77M0000BG | VCXO, CLOCK, 77 MHz, LVPECL OUTPUT |
| 550AE569M200BGR | VCXO, CLOCK, 569.2 MHz, LVPECL OUTPUT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 552AF000147DGR | 制造商:Silicon Laboratories Inc 功能描述:DUAL VCXO, LVPECL, 3.3V - Tape and Reel |
| 552AF000177DG | 制造商:Silicon Laboratories Inc 功能描述:DUAL VCXO, LVPECL, 3.3V - Trays |
| 552AF000177DGR | 制造商:Silicon Laboratories Inc 功能描述:DUAL VCXO, LVPECL, 3.3V - Tape and Reel |
| 552AF000207DG | 制造商:Silicon Laboratories Inc 功能描述: |
| 552AF000207DGR | 制造商:Silicon Laboratories 功能描述:Controlled Oscillator 622.08MHz/625MHz VCXO LVPECL 6-Pin SMD T/R |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。