- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄360412 > 74ALS573BDB (NXP SEMICONDUCTORS) Latch flip-flop PDF資料下載
參數(shù)資料
| 型號： | 74ALS573BDB |
| 廠商： | NXP SEMICONDUCTORS |
| 元件分類： | 通用總線功能 |
| 英文描述： | Latch flip-flop |
| 中文描述： | ALS SERIES, 8-BIT DRIVER, TRUE OUTPUT, PDSO20 |
| 封裝： | PLASTIC, SOT-339, SSOP-20 |
| 文件頁數(shù)： | 4/13頁 |
| 文件大?。?/td> | 143K |
| 代理商： | 74ALS573BDB |
Philips Semiconductors
Product specification
74ALS573B/74ALS574A
Latch/flip-flop
1991 Feb 08
4
LOGIC DIAGRAM – 74ALS573B
V
= Pin 20
GND = Pin 10
D0
D
E
Q
Q0
2
19
D1
D
E
Q
Q1
3
18
D2
D
E
Q
Q2
4
17
D3
D
E
Q
Q3
5
16
D4
D
E
Q
Q4
6
15
D5
D
E
Q
Q5
7
14
D6
D
E
Q
Q6
8
13
D7
D
E
Q
Q7
9
12
11
E
SC00109
1
OE
FUNCTION TABLE – 74ALS573B
INPUTS
OUTPUTS
REGISTER
INTERNAL
OPERATING MODE
OE
E
Dn
Q0 – Q7
L
H
L
L
L
Enable and read register
L
H
H
H
H
L
↓
↓
l
L
L
Latch and read register
L
h
H
H
L
L
X
NC
NC
Hold
H
L
X
NC
Z
Disable outputs
H
H
Dn
Dn
Z
H =
h
L
l
NC=
X =
Z =
↓
=
High-voltage level
High state must be present one setup time before the High-to-Low enable transition
Low-voltage level
Low state must be present one setup time before the High-to-Low enable transition
No change
Don’t care
High impedance “off” state
High-to-Low enable transition
=
=
=
LOGIC DIAGRAM – 74ALS574A
V
=
Pin 20
GND = Pin 10
D0
D
Q0
2
19
D1
D
Q1
3
18
D2
D
Q2
4
17
D3
D
Q3
5
16
D4
D
Q4
6
15
D5
D
Q5
7
14
D6
D
Q6
8
13
D7
D
Q7
9
12
11
OE
CP
SC00110
1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74ALS573BN | Latch flip-flop |
| 74ALS574A | Latch flip-flop |
| 74ALS574AD | Latch flip-flop |
| 74ALS574ADB | Latch flip-flop |
| 74ALS574AN | Latch flip-flop |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74ALS573BDW | 制造商:MAJOR 功能描述: |
| 74ALS573BN | 制造商:NXP Semiconductors 功能描述: |
| 74ALS573BWM | 制造商:Texas Instruments 功能描述: |
| 74ALS573CDW | 制造商:Texas Instruments 功能描述: |
| 74ALS574 | 制造商:TI 制造商全稱:Texas Instruments 功能描述:OCTAL D-TYPE EDGE-TRIGGERED FLIP-FLOPS WITH 3-STATE OUTPUTS |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。