- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8479 > 74AUP1G79GW,125 (NXP Semiconductors)IC D F-F POS-EDGE TRIGGER 5TSSOP PDF資料下載
參數(shù)資料
| 型號： | 74AUP1G79GW,125 |
| 廠商： | NXP Semiconductors |
| 文件頁數(shù)： | 1/24頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC D F-F POS-EDGE TRIGGER 5TSSOP |
| 產(chǎn)品培訓(xùn)模塊： | Logic Packages |
| 標(biāo)準(zhǔn)包裝： | 3,000 |
| 系列： | 74AUP |
| 功能： | 標(biāo)準(zhǔn) |
| 類型： | D 型 |
| 輸出類型： | 非反相 |
| 元件數(shù)： | 1 |
| 每個元件的位元數(shù)： | 1 |
| 頻率 - 時鐘： | 550MHz |
| 延遲時間 - 傳輸： | 2ns |
| 觸發(fā)器類型： | 正邊沿 |
| 輸出電流高，低： | 4mA，4mA |
| 電源電壓： | 0.8 V ~ 3.6 V |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 6-TSSOP（5 引線），SC-88A，SOT-353 |
| 包裝： | 帶卷 (TR) |
1.
General description
The 74AUP1G79 provides the single positive-edge triggered D-type flip-flop. Information
on the data input is transferred to the Q output on the LOW-to-HIGH transition of the clock
pulse. The D input must be stable one setup time prior to the LOW-to-HIGH clock
transition for predictable operation.
Schmitt trigger action at all inputs makes the circuit tolerant to slower input rise and fall
times across the entire VCC range from 0.8 V to 3.6 V.
This device ensures a very low static and dynamic power consumption across the entire
VCC range from 0.8 V to 3.6 V.
This device is fully specified for partial power-down applications using IOFF.
The IOFF circuitry disables the output, preventing the damaging backflow current through
the device when it is powered down.
2.
Features and benefits
Wide supply voltage range from 0.8 V to 3.6 V
High noise immunity
Complies with JEDEC standards:
JESD8-12 (0.8 V to 1.3 V)
JESD8-11 (0.9 V to 1.65 V)
JESD8-7 (1.2 V to 1.95 V)
JESD8-5 (1.8 V to 2.7 V)
JESD8-B (2.7 V to 3.6 V)
ESD protection:
HBM JESD22-A114F Class 3A exceeds 5000 V
MM JESD22-A115-A exceeds 200 V
CDM JESD22-C101E exceeds 1000 V
Low static power consumption; ICC = 0.9 A (maximum)
Latch-up performance exceeds 100 mA per JESD 78 Class II
Inputs accept voltages up to 3.6 V
Low noise overshoot and undershoot < 10 % of VCC
IOFF circuitry provides partial power-down mode operation
Multiple package options
Specified from
40 Cto+85 C and 40 Cto+125 C
74AUP1G79
Low-power D-type flip-flop; positive-edge trigger
Rev. 6 — 28 June 2012
Product data sheet
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 74LVC273DB,112 | IC OCT D FF POSEDG TRIG 20SSOP |
| V300A24M400B | CONVERTER MOD DC/DC 24V 400W |
| M85049/27S24W | E NUT SHELL SIZE 24 CADMIUM |
| V300A12M400B3 | CONVERTER MOD DC/DC 12V 400W |
| MS27501F11CN | PLUG COVER SHELL SIZE 11 NICKEL |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74AUP1G79GW-G | 功能描述:觸發(fā)器 1.8V SINGLE D-TYPE RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74AUP1G79GX,125 | 功能描述:IC D-TYPE POS TRG SNGL 5X2SON 制造商:nexperia usa inc. 系列:74AUP 包裝:剪切帶（CT） 零件狀態(tài):在售 功能:標(biāo)準(zhǔn) 類型:D 型 輸出類型:非反相 元件數(shù):1 每元件位數(shù):1 時鐘頻率:309MHz 不同 V，最大 CL 時的最大傳播延遲:5.8ns @ 3.3V，30pF 觸發(fā)器類型:正邊沿 電流 - 輸出高，低:4mA，4mA 電壓 - 電源:0.8 V ~ 3.6 V 電流 - 靜態(tài)（Iq):500nA 輸入電容:0.8pF 工作溫度:-40°C ~ 125°C（TA） 安裝類型:表面貼裝 封裝/外殼:4-XFDFN 裸露焊盤 標(biāo)準(zhǔn)包裝:1 |
| 74AUP1G80 | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Low-power D-type flip-flop; positive-edge trigger |
| 74AUP1G80GF | 制造商:PHILIPS 制造商全稱:NXP Semiconductors 功能描述:Low-power D-type flip-flop; positive-edge trigger |
| 74AUP1G80GF,132 | 功能描述:觸發(fā)器 Flip Flop D-Type Pos-Edge 1-ELM 6-Pin RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。