- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8479 > 74HC73PW,118 (NXP Semiconductors)IC DUAL JK F-F NEG EDGE 14TSSOP PDF資料下載
參數(shù)資料
| 型號(hào)： | 74HC73PW,118 |
| 廠商： | NXP Semiconductors |
| 文件頁數(shù)： | 1/12頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DUAL JK F-F NEG EDGE 14TSSOP |
| 產(chǎn)品培訓(xùn)模塊： | Logic Packages |
| 標(biāo)準(zhǔn)包裝： | 2,500 |
| 系列： | 74HC |
| 功能： | 復(fù)位 |
| 類型： | JK 型 |
| 輸出類型： | 差分 |
| 元件數(shù)： | 2 |
| 每個(gè)元件的位元數(shù)： | 1 |
| 頻率 - 時(shí)鐘： | 77MHz |
| 延遲時(shí)間 - 傳輸： | 15ns |
| 觸發(fā)器類型： | 負(fù)邊沿 |
| 輸出電流高，低： | 5.2mA，5.2mA |
| 電源電壓： | 2 V ~ 6 V |
| 工作溫度： | -40°C ~ 125°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 14-TSSOP（0.173"，4.40mm 寬） |
| 包裝： | 帶卷 (TR) |
1.
General description
The 74HC73 is a high-speed Si-gate CMOS device that complies with JEDEC
standard no. 7A. It is pin compatible with Low-power Schottky TTL (LSTTL).
The 74HC73 is a dual negative-edge triggered JK ip-op featuring individual J, K, clock
(nCP) and reset (nR) inputs; also complementary nQ and nQ outputs.
The J and K inputs must be stable one set-up time prior to the HIGH-to-LOW clock
transition for predictable operation.
The reset (nR) is an asynchronous active LOW input. When LOW, it overrides the clock
and data inputs, forcing the nQ output LOW and the nQ output HIGH.
Schmitt-trigger action in the clock input makes the circuit highly tolerant to slower clock
rise and fall times.
2.
Features
I Low-power dissipation
I Complies with JEDEC standard no. 7A
I ESD protection:
N HBM JESD22-A114E exceeds 2000 V
N MM JESD22-A115-A exceeds 200 V
I Multiple package options
I Specied from 40 °Cto+80 °C and from 40 °C to +125 °C
3.
Ordering information
74HC73
Dual JK ip-op with reset; negative-edge trigger
Rev. 04 — 19 March 2008
Product data sheet
Table 1.
Ordering information
Type number
Package
Temperature range Name
Description
Version
74HC73N
40 °C to +125 °C
DIP14
plastic dual in-line package; 14 leads (300 mil)
SOT27-1
74HC73D
40 °C to +125 °C
SO14
plastic small outline package; 14 leads; body width 3.9 mm
SOT108-1
74HC73DB
40 °C to +125 °C
SSOP14
plastic shrink small outline package; 14 leads; body width
5.3 mm
SOT337-1
74HC73PW
40 °C to +125 °C
TSSOP14 plastic thin shrink small outline package; 14 leads; body
width 4.4 mm
SOT402-1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| MS3105-24 | RCPT DUMMY SHELL SIZE 24 |
| 74HCT374N,652 | IC FLIP FLOP OCT D 3ST 20DIP |
| M85049/52S28W | STRAIN RLF 1.750-18 UNEF CADMIUM |
| MS27510A14C | PLUG COVER SHELL SIZE 14 GOLD |
| M85049/39-23A | STRAIN RELIEF 90 DEG SHELL SZ 23 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| 74HC73PW-T | 功能描述:觸發(fā)器 DUAL J-K MASTR-SLAVE RoHS:否 制造商:Texas Instruments 電路數(shù)量:2 邏輯系列:SN74 邏輯類型:D-Type Flip-Flop 極性:Inverting, Non-Inverting 輸入類型:CMOS 輸出類型: 傳播延遲時(shí)間:4.4 ns 高電平輸出電流:- 16 mA 低電平輸出電流:16 mA 電源電壓-最大:5.5 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:X2SON-8 封裝:Reel |
| 74HC74 | 制造商:Panasonic Industrial Company 功能描述:IC |
| 74HC7403D | 功能描述:寄存器 4-BIT X64 WORD FIFO REG 3-ST RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HC7403D,512 | 功能描述:寄存器 4-BIT X64 WORD FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
| 74HC7403D,518 | 功能描述:寄存器 4-BIT X64 WORD FIFO RoHS:否 制造商:NXP Semiconductors 邏輯類型:CMOS 邏輯系列:HC 電路數(shù)量:1 最大時(shí)鐘頻率:36 MHz 傳播延遲時(shí)間: 高電平輸出電流:- 7.8 mA 低電平輸出電流:7.8 mA 電源電壓-最大:6 V 最大工作溫度:+ 125 C 封裝 / 箱體:SOT-38 封裝:Tube |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。