- 您現(xiàn)在的位置：買賣IC網 > PDF目錄360601 > 92HD001XX3PRGXYYX (INTEGRATED DEVICE TECHNOLOGY INC) 2-CHANNEL HIGH DEFINITION AUDIO CODEC PDF資料下載
參數資料
| 型號： | 92HD001XX3PRGXYYX |
| 廠商： | INTEGRATED DEVICE TECHNOLOGY INC |
| 元件分類： | 編解碼器 |
| 英文描述： | 2-CHANNEL HIGH DEFINITION AUDIO CODEC |
| 中文描述： | PCM CODEC, PQFP48 |
| 封裝： | ROHS COMPLIANT, LQFP-48 |
| 文件頁數： | 34/126頁 |
| 文件大?。?/td> | 1024K |
| 代理商： | 92HD001XX3PRGXYYX |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁當前第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁
92HD001/92HD001D
2-CHANNEL HIGH DEFINITION AUDIO CODEC
PC AUDIO
IDT
2-CHANNEL HIGH DEFINITION AUDIO CODEC
34
92HD001/92HD001D
V 1.0 12/06
IDT CONFIDENTIAL
5.4.13.
AFG GPIOEn
[1]
Data1
RW
0x0
Data for GPIO1 (Pin 34). If this GPIO bit is
configured as Sticky (edge-sensitive) input, it
can be cleared by writing zero (one) here when
the corresponding Polarity Control bit is zero
(one).
[0]
Data0
RW
0x0
Data for GPIO0 (Pin 33). If this GPIO bit is
configured as Sticky (edge-sensitive) input, it
can be cleared by writing zero (one) here when
the corresponding Polarity Control bit is zero
(one).
Table 34. AFG GPIOEn Command Verb Format
Verb ID
Payload
Response
Get
F16
00
See bitfield table
Set1
716
See bits [7:0] of bitfield table
0000_0000h
Table 35. AFG GPIOEn Command Response Format
Bit
Bitfield Name
RW
Reset
Description
[31.:4]
Rsvd
R
0x0
Reserved
[3]
Mask3
RW
0x0
Enable for GPIO3:
0= pin is disabled (Hi-Z state);
1= pin is enabled; behavior determined by
GPIO Direction control
[2]
Mask2
RW
0x0
Enable for GPIO2:
0= pin is disabled (Hi-Z state);
1= pin is enabled; behavior determined by
GPIO Direction control
[1]
Mask1
RW
0x0
Enable for GPIO1:
0= pin is disabled (Hi-Z state);
1= pin is enabled; behavior determined by
GPIO Direction control
[0]
Mask0
RW
0x0
Enable for GPIO0:
0= pin is disabled (Hi-Z state);
1= pin is enabled; behavior determined by
GPIO Direction control
Table 33. AFG GPIO Command Response Format
Bit
Bitfield Name
RW
Reset
Description
相關PDF資料 |
PDF描述 |
|---|---|
| 92HD001XX5PRGXYYX | 2-CHANNEL HIGH DEFINITION AUDIO CODEC |
| 92HD005 | 4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 92HD005DX3NLGXYYX | 4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 92HD005DX3NLGXYYX8 | 4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 92HD005DX3PRGXYYX | 4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
相關代理商/技術參數 |
參數描述 |
|---|---|
| 92HD001XX5PRGXYYX | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:2-CHANNEL HIGH DEFINITION AUDIO CODEC |
| 92HD005 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 92HD005DX3NLGXYYX | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 92HD005DX3NLGXYYX8 | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
| 92HD005DX3PRGXYYX | 制造商:IDT 制造商全稱:Integrated Device Technology 功能描述:4-CHANNEL HD AUDIO CODEC WITH QUAD DIGITAL MICROPHONE INTERFACE |
發(fā)布緊急采購，3分鐘左右您將得到回復。