參數(shù)資料
型號(hào)： 92HD83C1C5NLGXYYX
廠商： INTEGRATED DEVICE TECHNOLOGY INC
元件分類： 微控制器/微處理器
英文描述： SPECIALTY MICROPROCESSOR CIRCUIT, QCC48
封裝： ROHS COMPLIANT, QFN-48
文件頁數(shù)： 240/299頁
文件大小： 3779K
代理商： 92HD83C1C5NLGXYYX
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁當(dāng)前第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁
45
92HD83
V 0.98 04/09
SINGLE CHIP PC AUDIO SYSTEM, CODEC+SPEAKER AMPLIFIER+CAPLESS HP+LDO
92HD83
SINGLE CHIP PC AUDIO SYSTEM, CODEC+SPEAKER AMPLIFIER+CAPLESS HP+LDO
PC AUDIO
3.3.
AC Timing Specs
3.3.1.
HD Audio Bus Timing
VREFILT (VAG)
All
0.45 X
AVdd
V
Phased Locked Loop
PLL lock time
All
96
200
usec
PLL (or HD Audio Bit CLK) 24MHz clock
jitter
All
150
500
psec
ESD / Latchup
Latch-up
As described in JESD78A Class II
All
70
degC
ESD - Human Body Model
As described in JESD22-A114-B
All
2K
3K
V
Charged Device Model
As described in JESD22-C101
All
500
1K
V
1.Dynamic Range is the ratio of the full scale signal to the noise output with a -60dBFS signal as defined in AES17 as SNR in the
presence of signal and outlined in AES6id, measured “A weighted” over 20 Hz to 20 kHz bandwidth
2.Ratio of Full Scale signal to idle channel noise output is measured “A weighted” over a 20 Hz to a 20 kHz bandwidth.
(AES17-1991 Idle Channel Noise or EIAJ CP-307 Signal-to-noise Ratio).
3.THD+N ratio as defined in AES17 and outlined in AES6id,non-weighted, over 20 Hz to 20 kHz bandwidth.Results at the jack
are dependent on external components and will likely be 1 - 2dB worse.
4.Peak-to-Peak Ripple over Passband meets ± 0.125dB limits, 48 kHz or 44.1 kHz Sample Frequency. 1dB limit.
5.Peak-to-Peak Ripple over Passband meets ± 0.125dB limits, 48 kHz or 44.1 kHz Sample Frequency. 1dB limit.
6.Stop Band rejection determines filter requirements. Out-of-Band rejection determines audible noise.
7.The integrated Out-of-Band noise generated by the DAC process, during normal PCM audio playback, over a bandwidth 28.8
to 100 kHz, with respect to a 1 Vrms DAC output.
8.± 1dB limits for Line Output & 0 dB gain, at -20dBV
9.Spurious tone rejection is tested with ADC dither enabled and compared to ADC performance without dither.
10.All functions/converters active, pin complexes enabled, two FDX streams, line (10Kohm) loads. Add 24mA analog current per
stereo 32 ohm headphone.
11.One stereo DAC and corresponding pin widgets enabled (playback mode)
12.Mixer enabled
13.Idle measurement D3 set for minimum clicks/pops (biases and min. amps. on)
14.Can be set to 0.5 or 0.8 AVdd.
Parameter
Definition
Symbol
Min
Typ
Max
Units
BCLK Frequency
Average BCLK frequency
23.997
6
24.0
24.002
4
Mhz
BCLK Period
Period of BCLK including jitter
Tcyc
41.163
41.67
42.171
ns
BCLK High Phase
High phase of BCLK
T_high
17.5
24.16
ns
BCLK Low Phase
Low phase of BCLK
T_low
17.5
24.16
ns
BCLK jitter
150
500
ps
Table 18. HD Audio Bus Timing
Parameter
Conditions
AVdd
Min
Typ
Max
Unit
Table 17. 92HD83 Analog Performance Characteristics
相關(guān)PDF資料
PDF描述
92HD83C1X5NLGXYYX8 SPECIALTY MICROPROCESSOR CIRCUIT, QCC48
92HD83C1X5NLGXYYX SPECIALTY MICROPROCESSOR CIRCUIT, QCC48
92HD83C1C5NLGXYYX8 SPECIALTY MICROPROCESSOR CIRCUIT, QCC48
055-607-9173 RF Coaxial Connectors
92HD92B1X5NLGXYYX8 SPECIALTY TELECOM CIRCUIT, QCC48
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
92HD83C1X3NLGXYBX 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 3DAC 24BIT 48PIN VFQFPN - Bulk
92HD83C1X3NLGXYBX8 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 3DAC 24BIT 48PIN VFQFPN - Tape and Reel
92HD83C1X3NLGXYCX 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 3DAC 24BIT 48PIN VFQFPN - Bulk
92HD83C1X3NLGXYCX8 制造商:Integrated Device Technology Inc 功能描述:AUD CODEC 2ADC / 3DAC 24BIT 48PIN VFQFPN - Tape and Reel
92HD83C1X5NLGXYBX 制造商:Integrated Device Technology Inc 功能描述:92HD83C1X5NLGXYBX - Bulk
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購

我的聯(lián)系方式

*
*
*