參數資料
型號： A42MX09-FVQ100B
廠商： Electronic Theatre Controls, Inc.
英文描述： 40MX and 42MX FPGA Families
中文描述： 40MX和42MX FPGA系列
文件頁數： 54/123頁
文件大?。?/td> 854K
代理商： A42MX09-FVQ100B
40MX and 42MX FPGA Families
1-48
v6.0
Table 32
A42MX09 Timing Characteristics (Nominal 5.0V Operation)
(Worst-Case Commercial Conditions, V
CCA
= 4.75V, T
J
= 70°C)
‘–3’ Speed
‘–2’ Speed
‘–1’ Speed
‘Std’ Speed
‘–F’ Speed
Units
Parameter Description
Logic Module Propagation Delays
1
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
t
PD1
Single Module
1.2
1.3
1.5
1.8
2.5
ns
t
CO
Sequential Clock-to-Q
1.3
1.4
1.6
1.9
2.7
ns
t
GO
Latch G-to-Q
1.2
1.4
1.6
1.8
2.6
ns
t
RS
Logic Module Predicted Routing Delays
2
Flip-Flop (Latch) Reset-to-Q
1.2
1.6
1.8
2.1
2.9
ns
t
RD1
FO=1 Routing Delay
0.7
0.8
0.9
1.0
1.4
ns
t
RD2
FO=2 Routing Delay
0.9
1.0
1.2
1.4
1.9
ns
t
RD3
FO=3 Routing Delay
1.2
1.3
1.5
1.7
2.4
ns
t
RD4
FO=4 Routing Delay
1.4
1.5
1.7
2.0
2.9
ns
t
RD8
Logic Module Sequential Timing
3, 4
FO=8 Routing Delay
2.3
2.6
2.9
3.4
4.8
ns
t
SUD
Flip-Flop (Latch) Data Input Set-Up
0.3
0.4
0.4
0.5
0.7
ns
t
HD
Flip-Flop (Latch) Data Input Hold
0.0
0.0
0.0
0.0
0.0
ns
t
SUENA
Flip-Flop (Latch) Enable Set-Up
0.4
0.5
0.5
0.6
0.8
ns
t
HENA
Flip-Flop (Latch) Enable Hold
0.0
0.0
0.0
0.0
0.0
ns
t
WCLKA
Flip-Flop (Latch) Clock Active
Pulse Width
3.4
3.8
4.3
5.0
7.0
ns
t
WASYN
Flip-Flop (Latch) Asynchronous
Pulse Width
4.5
4.9
5.6
6.6
9.2
ns
t
A
Flip-Flop Clock Input Period
3.5
3.8
4.3
5.1
7.1
ns
t
INH
Input Buffer Latch Hold
0.0
0.0
0.0
0.0
0.0
ns
t
INSU
Input Buffer Latch Set-Up
0.3
0.3
0.4
0.4
0.6
ns
t
OUTH
Output Buffer Latch Hold
0.0
0.0
0.0
0.0
0.0
ns
t
OUTSU
Output Buffer Latch Set-Up
0.3
0.3
0.4
0.4
0.6
ns
f
MAX
Flip-Flop (Latch) Clock Frequency
268
244
224
195
117
MHz
Notes:
1. For dual-module macros, use t
PD1
+ t
RD1
+ t
PDn
, t
CO
+ t
RD1
+ t
PDn
, or t
PD1
+ t
RD1
+ t
SUD
, whichever is appropriate.
2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating
device performance. Post-route timing analysis or simulation is required to determine actual performance.
3. Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules can be
obtained from the Timer utility.
4. Set-up and hold timing parameters for the input buffer latch are defined with respect to the PAD and the D input. External setup/
hold timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an external PAD signal to
the G input subtracts (adds) to the internal setup (hold) time.
5. Delays based on 35 pF loading.
相關PDF資料
PDF描述
A42MX09-FVQ100ES 40MX and 42MX FPGA Families
A42MX09-FVQ100I 40MX and 42MX FPGA Families
A42MX09-FVQ100M 40MX and 42MX FPGA Families
A54SX08P-2TQ208M 54SX Family FPGAs
A54SX08 54SX Family FPGAs
相關代理商/技術參數
參數描述
A42MX09-FVQ100ES 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families
A42MX09-FVQ100I 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families
A42MX09-FVQ100M 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families
A42MX09-FVQG100 功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17）
A42MX09-PG132B 功能描述:IC FPGA 95 I/O 132CPGA 制造商:microsemi corporation 系列:MX 零件狀態(tài):在售 I/O 數:95 柵極數:14000 電壓 - 電源:3 V ~ 3.6 V，4.5 V ~ 5.5 V 安裝類型:表面貼裝 工作溫度:-55°C ~ 125°C（TJ） 封裝/外殼:- 供應商器件封裝:132-CPGA 標準包裝:1
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*