Input Module Predicted Routing Delays2
參數資料
型號： A42MX09-VQG100
廠商： Microsemi SoC
文件頁數： 113/142頁
文件大?。?/td> 0K
描述： IC FPGA 104I/O 100VQFP
標準包裝： 90
系列： MX
輸入/輸出數： 83
門數： 14000
電源電壓： 3 V ~ 3.6 V，4.75 V ~ 5.25 V
安裝類型： 表面貼裝
工作溫度： 0°C ~ 70°C
封裝/外殼： 100-TQFP
供應商設備封裝： 100-VQFP（14x14）
其它名稱： 1100-1052
40MX and 42MX FPGA Families
1- 68
R e v i sio n 1 1
Input Module Predicted Routing Delays2
tIRD1
FO = 1 Routing Delay
1.8
2.0
2.3
2.7
3.8
ns
tIRD2
FO = 2 Routing Delay
2.1
2.3
2.6
3.1
4.3
ns
tIRD3
FO = 3 Routing Delay
2.3
2.5
2.9
3.4
4.8
ns
tIRD4
FO = 4 Routing Delay
2.5
2.8
3.2
3.7
5.2
ns
tIRD8
FO = 8 Routing Delay
3.4
3.8
4.3
5.1
7.1
ns
Global Clock Network
tCKH
Input LOW to HIGH
FO = 32
FO = 486
2.6
2.9
3.2
3.3
3.6
3.9
4.3
5.4
5.9
ns
tCKL
Input HIGH to LOW
FO = 32
FO = 486
3.7
4.3
4.1
4.7
4.6
5.4
6.3
7.6
8.8
ns
tPWH
Minimum Pulse
Width HIGH
FO = 32
FO = 486
2.2
2.4
2.6
2.7
3.0
3.2
3.5
4.5
4.9
ns
tPWL
Minimum Pulse
Width LOW
FO = 32
FO = 486
2.2
2.4
2.6
2.7
3.0
3.2
3.5
4.5
4.9
ns
tCKSW
Maximum Skew
FO = 32
FO = 486
0.5
0.6
0.7
0.8
1.1
ns
tSUEXT
Input Latch External
Set-Up
FO = 32
FO = 486
0.0
ns
tHEXT
Input Latch External
Hold
FO = 32
FO = 486
2.8
3.3
3.1
3.7
3.5
4.2
4.1
4.9
5.7
6.9
ns
tP
Minimum Period
(1/fMAX)
FO = 32
FO = 486
4.7
5.1
5.2
5.7
6.2
6.5
7.1
10.9
11.9
ns
Table 1-36 A42MX24 Timing Characteristics (Nominal 5.0 V Operation) (continued)
(Worst-Case Commercial Conditions, VCCA = 4.75 V, TJ = 70°C)
–3 Speed
–2 Speed
–1 Speed
Std Speed
–F Speed
Parameter / Description
Min. Max. Min. Max. Min. Max. Min. Max. Min. Max. Units
Notes:
1. For dual-module macros, use tPD1 + tRD1 + tPDn, tCO + tRD1 + tPDn, or tPD1 + tRD1 + tSUD, whichever is appropriate.
2. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for
estimating device performance. Post-route timing analysis or simulation is required to determine actual performance.
3. Data applies to macros based on the S-module. Timing parameters for sequential macros constructed from C-modules
can be obtained from the Timer utility.
4. Set-up and hold timing parameters for the Input Buffer Latch are defined with respect to the PAD and the D input.
External setup/hold timing parameters must account for delay from an external PAD signal to the G inputs. Delay from an
external PAD signal to the G input subtracts (adds) to the internal setup (hold) time.
5. Delays based on 35 pF loading.
相關PDF資料
PDF描述
TAP156K035BRW CAP TANT 15UF 35V 10% RADIAL
VI-2N3-CY-S CONVERTER MOD DC/DC 24V 50W
AFS250-FGG256 IC FPGA FUSION 256FBGA
LT1768IGN#TRPBF IC CTRLR CCFL SGL/MULT HP 16SSOP
TPSD157M016R0150 CAP TANT 150UF 16V 20% 2917
相關代理商/技術參數
參數描述
A42MX09-VQG100A 功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17）
A42MX09-VQG100I 功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現場可編程門陣列） 系列:MX 標準包裝:90 系列:ProASIC3 LAB/CLB數:- 邏輯元件/單元數:- RAM 位總計:36864 輸入/輸出數:157 門數:250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應商設備封裝:256-FPBGA（17x17）
A42MX09-VQG100M 制造商:Microsemi Corporation 功能描述:FPGA 42MX Family 14K Gates 336 Cells 129MHz/215MHz 0.45um Technology 3.3V/5V 100-Pin VQFP 制造商:Microsemi Corporation 功能描述:FPGA 42MX Family 14K Gates 336 Cells 129MHz/215MHz 0.45um (CMOS) Technology 3.3V/5V 100-Pin VQFP 制造商:Microsemi Corporation 功能描述:FPGA 14K GATES 336 CELLS 129MHZ/215MHZ 0.45UM 3.3V/5V 100VQF - Trays 制造商:Microsemi SOC Products Group 功能描述:FPGA 14K GATES 336 CELLS 129MHZ/215MHZ 0.45UM 3.3V/5V 100VQF - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 14K 100-VQFP
A42MX09-VQG100X90 制造商:Microsemi Corporation 功能描述:FPGA 14K GATES 336 CELLS 129MHZ/215MHZ 0.45UM 3.3V/5V 100VQF - Trays
A42MX16 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數量 廠商 批號 封裝
添加更多采購

我的聯系方式

*
*
*