- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362023 > A42MX16-FTQ176M Field Programmable Gate Array (FPGA) PDF資料下載
參數(shù)資料
| 型號(hào)： | A42MX16-FTQ176M |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現(xiàn)場(chǎng)可編程門陣列（FPGA） |
| 文件頁數(shù)： | 51/116頁 |
| 文件大小： | 3110K |
| 代理商： | A42MX16-FTQ176M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁當(dāng)前第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁
v5.0
51
40MX and 42MX FPGA Families
A42MX09 Timing Characteristics (Nominal 3.3V Operation)
(continued)
(Worst-Case Commercial Conditions, V
CC
= 3.0V, T
J
= 70
°
C)
‘–
3
’
Speed
‘–
2
’
Speed
‘–
1
’
Speed
‘
Std
’
Speed
‘–
F
’
Speed
Parameter Description
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Units
TTL Output Module Timing
1
t
DLH
Data-to-Pad HIGH
3.4
3.8
4.3
5.1
7.1
ns
t
DHL
Data-to-Pad LOW
4.0
4.5
5.1
6.1
8.3
ns
t
ENZH
Enable Pad Z to HIGH
3.7
4.1
4.6
5.5
7.6
ns
t
ENZL
Enable Pad Z to LOW
4.1
4.5
5.1
6.1
8.5
ns
t
ENHZ
Enable Pad HIGH to Z
6.9
7.6
8.6
10.2
14.2
ns
t
ENLZ
Enable Pad LOW to Z
7.5
8.3
9.4
11.1
15.5
ns
t
GLH
G-to-Pad HIGH
5.8
6.5
7.3
8.6
12.0
ns
t
GHL
G-to-Pad LOW
5.8
6.5
7.3
8.6
12.0
ns
t
LSU
I/O Latch Set-Up
0.7
0.8
0.9
1.0
1.4
ns
t
LH
I/O Latch Hold
0.0
0.0
0.0
0.0
0.0
ns
t
LCO
I/O Latch Clock-to-Out (Pad-to-Pad),
64 Clock Loading
8.7
9.7
10.9
12.9
18.0
ns
t
ACO
Array Clock-to-Out (Pad-to-Pad),
64 Clock Loading
12.2
13.5
15.4
18.1
25.3
ns
d
TLH2
d
THL2
CMOS Output Module Timing
1
Capacity Loading, LOW to HIGH
0.00
0.00
0.00
0.10
0.01
ns/pF
Capacity Loading, HIGH to LOW
0.09
0.10
0.10
0.10
0.10
ns/pF
t
DLH
Data-to-Pad HIGH
3.4
3.8
5.5
6.4
9.0
ns
t
DHL
Data-to-Pad LOW
4.1
4.5
4.2
5.0
7.0
ns
t
ENZH
Enable Pad Z to HIGH
3.7
4.1
4.6
5.5
7.6
ns
t
ENZL
Enable Pad Z to LOW
4.1
4.5
5.1
6.1
8.5
ns
t
ENHZ
Enable Pad HIGH to Z
6.9
7.6
8.6
10.2
14.2
ns
t
ENLZ
Enable Pad LOW to Z
7.5
8.3
9.4
11.1
15.5
ns
t
GLH
G-to-Pad HIGH
5.8
6.5
7.3
8.6
12.0
ns
t
GHL
G-to-Pad LOW
5.8
6.5
7.3
8.6
12.0
ns
t
LSU
I/O Latch Set-Up
0.7
0.8
0.9
1.0
1.4
ns
t
LH
I/O Latch Hold
0.0
0.0
0.0
0.0
0.0
ns
t
LCO
I/O Latch Clock-to-Out (Pad-to-Pad),
64 Clock Loading
8.7
9.7
10.9
12.9
18.0
ns
t
ACO
Array Clock-to-Out (Pad-to-Pad),
64 Clock Loading
12.2
13.5
15.4
18.1
25.3
ns
d
TLH
Capacity Loading, LOW to HIGH
0.04
0.04
0.05
0.06
0.08
ns/pF
d
THL
Notes:
1.
2.
Capacity Loading, HIGH to LOW
0.05
0.05
0.06
0.07
0.10
ns/pF
Delays based on 35 pF loading.
Slew rates measured from 10% to 90% V
CCI
.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A42MX16-PL84 | Field Programmable Gate Array (FPGA) |
| A42MX16-PL84I | Field Programmable Gate Array (FPGA) |
| A42MX16-PL84M | Field Programmable Gate Array (FPGA) |
| A42MX16-PQ100 | Field Programmable Gate Array (FPGA) |
| A42MX16-PQ100I | Field Programmable Gate Array (FPGA) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A42MX16-FTQG176 | 功能描述:IC FPGA MX SGL CHIP 24K 176-TQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A42MX16-FVQ100 | 功能描述:IC FPGA MX SGL CHIP 24K 100-VQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:MX 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17） |
| A42MX16-FVQ100A | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-FVQ100B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
| A42MX16-FVQ100ES | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:40MX and 42MX FPGA Families |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。