參數(shù)資料
型號： A42MX24-1BG100A
廠商： Electronic Theatre Controls, Inc.
英文描述： 40MX and 42MX FPGA Families
中文描述： 40MX和42MX FPGA系列
文件頁數(shù)： 44/123頁
文件大?。?/td> 854K
代理商： A42MX24-1BG100A
40MX and 42MX FPGA Families
1-38
v6.0
TTL Output Module Timing
4
t
DLH
Data-to-Pad HIGH
3.3
3.8
4.3
5.1
7.2
ns
t
DHL
Data-to-Pad LOW
4.0
4.6
5.2
6.1
8.6
ns
t
ENZH
Enable Pad Z to
HIGH
3.7
4.3
4.9
5.8
8.0
ns
t
ENZL
Enable Pad Z to
LOW
4.7
5.4
6.1
7.2
10.1
ns
t
ENHZ
Enable Pad HIGH to
Z
7.9
9.1
10.4
12.2
17.1
ns
t
ENLZ
Enable Pad LOW to
Z
5.9
6.8
7.7
9.0
12.6
ns
d
TLH
Delta LOW to HIGH
0.02
0.02
0.03
0.03
0.04
ns/pF
d
THL
CMOS Output Module Timing
4
Delta HIGH to LOW
0.03
0.03
0.03
0.04
0.06
ns/pF
t
DLH
Data-to-Pad HIGH
3.9
4.5
5.1
6.05
8.5
ns
t
DHL
Data-to-Pad LOW
3.4
3.9
4.4
5.2
7.3
ns
t
ENZH
Enable Pad Z to
HIGH
3.4
3.9
4.4
5.2
7.3
ns
t
ENZL
Enable Pad Z to
LOW
4.9
5.6
6.4
7.5
10.5
ns
t
ENHZ
Enable Pad HIGH to
Z
7.9
9.1
10.4
12.2
17.0
ns
t
ENLZ
Enable Pad LOW to
Z
5.9
6.8
7.7
9.0
12.6
ns
d
TLH
Delta LOW to HIGH
0.03
0.04
0.04
0.05
0.07
ns/pF
d
THL
Delta HIGH to LOW
0.02
0.02
0.03
0.03
0.04
ns/pF
Table 28
A40MX02 Timing Characteristics (Nominal 5.0V Operation) (Continued)
(Worst-Case Commercial Conditions, V
CC
= 4.75V, T
J
= 70°C)
‘–3’ Speed
‘–2’ Speed
‘–1’ Speed
‘Std’ Speed
‘–F’ Speed
Units
Parameter Description
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Notes:
1. Routing delays are for typical designs across worst-case operating conditions. These parameters should be used for estimating
device performance. Post-route timing analysis or simulation is required to determine actual performance.
2. Set-up times assume fanout of 3. Further testing information can be obtained from the Timer utility.
3. The hold time for the DFME1A macro may be greater than 0 ns. Use the Timer tool from the Designer software to check the hold
time for this macro.
4. Delays based on 35pF loading.
相關PDF資料
PDF描述
A40MX02 40MX and 42MX FPGA Families
A40MX04 40MX and 42MX FPGA Families
A42MX02-1PL100ES 40MX and 42MX FPGA Families
A42MX02-1PL100I 40MX and 42MX FPGA Families
A42MX02-1PL100M 40MX and 42MX FPGA Families
相關代理商/技術參數(shù)
參數(shù)描述
A42MX24-1PL84 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A42MX24-1PL84I 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 產(chǎn)品培訓模塊:Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標準包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計:6635520 輸入/輸出數(shù):270 門數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應商設備封裝:484-FBGA（23x23）
A42MX24-1PL84M 制造商:Microsemi Corporation 功能描述:FPGA 36K GATES 912 CELLS 0.45UM 3.3V/5V 84PLCC - Rail/Tube 制造商:Microsemi Corporation 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC
A42MX24-1PLG84 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 標準包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計:- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應商設備封裝:484-FPBGA（27X27）
A42MX24-1PLG84I 功能描述:IC FPGA MX SGL CHIP 36K 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場可編程門陣列） 系列:MX 產(chǎn)品培訓模塊:Three Reasons to Use FPGA's in Industrial Designs Cyclone IV FPGA Family Overview 特色產(chǎn)品:Cyclone? IV FPGAs 標準包裝:60 系列:CYCLONE® IV GX LAB/CLB數(shù):9360 邏輯元件/單元數(shù):149760 RAM 位總計:6635520 輸入/輸出數(shù):270 門數(shù):- 電源電壓:1.16 V ~ 1.24 V 安裝類型:表面貼裝 工作溫度:0°C ~ 85°C 封裝/外殼:484-BGA 供應商設備封裝:484-FBGA（23x23）
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*