- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄362029 > A54SX08-1PL84 Field Programmable Gate Array (FPGA) PDF資料下載
參數(shù)資料
| 型號(hào)： | A54SX08-1PL84 |
| 英文描述： | Field Programmable Gate Array (FPGA) |
| 中文描述： | 現(xiàn)場(chǎng)可編程門陣列（FPGA） |
| 文件頁數(shù)： | 23/36頁 |
| 文件大?。?/td> | 833K |
| 代理商： | A54SX08-1PL84 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁當(dāng)前第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁
v2.0
23
54SX Family FPGAs RadTolerant and HiRel
A54SX32 Timing Characteristics
(continued)
(Worst-Case Military Conditions, V
CCR
= 4.75V, V
CCA,
V
CCI
= 3.0V, T
J
= 125
°
C)
I/O Module
–
TTL Output Timing
1
‘–
1
’
Speed
‘
Std
’
Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
t
DLH
t
DHL
t
ENZL
t
ENZH
t
ENLZ
t
ENHZ
d
TLH
d
THL
Data-to-Pad LOW to HIGH
2.8
3.3
ns
Data-to-Pad HIGH to LOW
2.8
3.3
ns
Enable-to-Pad, Z to L
2.3
2.8
ns
Enable-to-Pad, Z to H
2.8
3.3
ns
Enable-to-Pad, L to Z
4.5
5.2
ns
Enable-to-Pad, H to Z
2.2
2.6
ns
Delta LOW to HIGH
0.05
0.06
ns/pF
Delta HIGH to LOW
0.05
0.08
ns/pF
Dedicated (Hard-Wired) Array Clock Network
t
HCKH
Input LOW to HIGH
(Pad to R-Cell Input)
1.7
2.0
ns
t
HCKL
Input HIGH to LOW
(Pad to R-Cell Input)
1.9
2.2
ns
t
HPWH
t
HPWL
t
HCKSW
t
HP
f
HMAX
Minimum Pulse Width HIGH
2.1
2.4
ns
Minimum Pulse Width LOW
2.1
2.4
ns
Maximum Skew
0.4
0.4
ns
Minimum Period
4.2
4.8
ns
Maximum Frequency
240
205
MHz
Routed Array Clock Networks
t
RCKH
Input LOW to HIGH (Light Load)
(Pad to R-Cell Input)
2.4
2.9
ns
t
RCKL
Input HIGH to LOW (Light Load)
(Pad to R-Cell Input)
2.7
3.1
ns
t
RCKH
Input LOW to HIGH (50% Load)
(Pad to R-Cell Input)
2.9
3.3
ns
t
RCKL
Input HIGH to LOW (50% Load)
(Pad to R-Cell Input)
2.9
3.5
ns
t
RCKH
Input LOW to HIGH (100% Load)
(Pad to R-Cell Input)
2.8
3.3
ns
t
RCKL
Input HIGH to LOW (100% Load)
(Pad to R-Cell Input)
2.9
3.5
ns
t
RPWH
t
RPWL
t
RCKSW
t
RCKSW
t
RCKSW
Note:
1.
Min. Pulse Width HIGH
3.1
3.7
ns
Min. Pulse Width LOW
3.1
3.7
ns
Maximum Skew (Light Load)
0.6
0.8
ns
Maximum Skew (50% Load)
0.8
0.9
ns
Maximum Skew (100% Load)
0.8
0.9
ns
Delays based on 35pF loading, except t
ENZL
and t
ENZH
. For t
ENZL
and t
ENZH
the loading is 5 pF.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| A54SX08-1PL84I | Field Programmable Gate Array (FPGA) |
| A54SX08-1PL84M | Field Programmable Gate Array (FPGA) |
| A54SX08-1TQ144 | Field Programmable Gate Array (FPGA) |
| A54SX08-1TQ144I | Field Programmable Gate Array (FPGA) |
| A54SX08-1TQ144M | Field Programmable Gate Array (FPGA) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| A54SX08-1PL84I | 功能描述:IC FPGA SX 12K GATES 84-PLCC RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
| A54SX08-1PL84M | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Field Programmable Gate Array (FPGA) |
| A54SX08-1PLG84 | 功能描述:IC FPGA SX 12K GATES 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
| A54SX08-1PLG84I | 功能描述:IC FPGA SX 12K GATES 84-PLCC RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
| A54SX08-1PQ208 | 功能描述:IC FPGA SX 12K GATES 208-PQFP RoHS:否 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門陣列） 系列:SX 標(biāo)準(zhǔn)包裝:40 系列:SX-A LAB/CLB數(shù):6036 邏輯元件/單元數(shù):- RAM 位總計(jì):- 輸入/輸出數(shù):360 門數(shù):108000 電源電壓:2.25 V ~ 5.25 V 安裝類型:表面貼裝 工作溫度:0°C ~ 70°C 封裝/外殼:484-BGA 供應(yīng)商設(shè)備封裝:484-FPBGA（27X27） |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。