參數(shù)資料
型號(hào)： A54SX16AFG256M
英文描述： Logic IC
中文描述： 邏輯IC
文件頁(yè)數(shù)： 21/36頁(yè)
文件大?。?/td> 833K
代理商： A54SX16AFG256M
v2.0
21
54SX Family FPGAs RadTolerant and HiRel
RT54SX16 Timing Characteristics
(continued)
(Worst-Case Military Conditions, V
CCR
= 4.75V, V
CCA,
V
CCI
= 3.0V, T
J
= 125
°
C)
I/O Module
–
TTL Output Timing
1
‘–
1
’
Speed
‘
Std
’
Speed
Parameter
Description
Min.
Max.
Min.
Max.
Units
t
DLH
t
DHL
t
ENZL
t
ENZH
t
ENLZ
t
ENHZ
d
TLH
d
THL
Data-to-Pad LOW to HIGH
5.1
6.0
ns
Data-to-Pad HIGH to LOW
5.1
6.0
ns
Enable-to-Pad, Z to L
4.2
5.1
ns
Enable-to-Pad, Z to H
5.1
6.0
ns
Enable-to-Pad, L to Z
8.1
9.4
ns
Enable-to-Pad, H to Z
4.0
4.7
ns
Delta LOW to HIGH
0.09
0.11
ns/pF
Delta HIGH to LOW
0.09
0.15
ns/pF
Dedicated (Hard-Wired) Array Clock Network
t
HCKH
Input LOW to HIGH
(Pad to R-Cell Input)
3.1
3.6
ns
t
HCKL
Input HIGH to LOW
(Pad to R-Cell Input)
3.5
4.0
ns
t
HPWH
t
HPWL
t
HCKSW
t
HP
f
HMAX
Minimum Pulse Width HIGH
3.8
4.4
ns
Minimum Pulse Width LOW
3.8
4.4
ns
Maximum Skew
0.8
0.8
ns
Minimum Period
7.6
8.9
ns
Maximum Frequency
130
110
MHz
Routed Array Clock Networks
t
RCKH
Input LOW to HIGH (Light Load)
(Pad to R-Cell Input)
4.4
5.3
ns
t
RCKL
Input HIGH to LOW (Light Load)
(Pad to R-Cell Input)
4.9
5.6
ns
t
RCKH
Input LOW to HIGH (50% Load)
(Pad to R-Cell Input)
5.3
6.0
ns
t
RCKL
Input HIGH to LOW (50% Load)
(Pad to R-Cell Input)
5.3
6.3
ns
t
RCKH
Input LOW to HIGH (100% Load)
(Pad to R-Cell Input)
5.1
6.0
ns
t
RCKL
Input HIGH to LOW (100% Load)
(Pad to R-Cell Input)
5.3
6.3
ns
t
RPWH
t
RPWL
t
RCKSW
t
RCKSW
t
RCKSW
Note:
1.
Min. Pulse Width HIGH
5.6
6.7
ns
Min. Pulse Width LOW
5.6
6.7
ns
Maximum Skew (Light Load)
1.1
1.5
ns
Maximum Skew (50% Load)
1.5
1.7
ns
Maximum Skew (100% Load)
1.5
1.7
ns
Delays based on 35pF loading, except for t
ENZL
and t
ENZH
. For t
ENZL
and t
ENZH
the loading is 5pF.
相關(guān)PDF資料
PDF描述
A54SX16-CQ208 Field Programmable Gate Array (FPGA)
A54SX16-CQ208B Field Programmable Gate Array (FPGA)
A54SX16-CQ208M Field Programmable Gate Array (FPGA)
A54SX16-CQ256 Field Programmable Gate Array (FPGA)
A54SX32-2TQ176 Field Programmable Gate Array (FPGA)
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
A54SX16A-FG256M 制造商:Microsemi Corporation 功能描述:FPGA SX-A Family 16K Gates 924 Cells 227MHz 0.25um/0.22um (CMOS) Technology 2.5V 256-Pin FBGA 制造商:Microsemi SOC Products Group 功能描述:FPGA SX-A 16K GATES 924 CELLS 227MHZ 0.25UM/0.22UM 2.5V 256F - Trays
A54SX16A-FGG144 功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門(mén)數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FGG144A 功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門(mén)數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FGG144I 功能描述:IC FPGA SX 24K GATES 144-FBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - FPGA（現(xiàn)場(chǎng)可編程門(mén)陣列） 系列:SX-A 標(biāo)準(zhǔn)包裝:90 系列:ProASIC3 LAB/CLB數(shù):- 邏輯元件/單元數(shù):- RAM 位總計(jì):36864 輸入/輸出數(shù):157 門(mén)數(shù):250000 電源電壓:1.425 V ~ 1.575 V 安裝類型:表面貼裝 工作溫度:-40°C ~ 125°C 封裝/外殼:256-LBGA 供應(yīng)商設(shè)備封裝:256-FPBGA（17x17）
A54SX16A-FGG144M 制造商:Microsemi Corporation 功能描述:FPGA SX-A Family 16K Gates 924 Cells 227MHz 0.25um Technology 2.5V 144-Pin FBGA 制造商:Microsemi Corporation 功能描述:FPGA SX-A 16K GATES 924 CELLS 227MHZ 0.25UM/0.22UM 2.5V 144F - Trays 制造商:Microsemi Corporation 功能描述:IC FPGA 111 I/O 144FBGA 制造商:Microsemi Corporation 功能描述:IC FPGA 24K GATES 144FBGA
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*