- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄5701 > AD526JN (Analog Devices Inc)IC AMP PGA 10MA 16DIP PDF資料下載
參數(shù)資料
| 型號(hào)： | AD526JN |
| 廠商： | Analog Devices Inc |
| 文件頁(yè)數(shù)： | 14/14頁(yè) |
| 文件大?。?/td> | 0K |
| 描述： | IC AMP PGA 10MA 16DIP |
| 標(biāo)準(zhǔn)包裝： | 25 |
| 放大器類型： | 可編程增益 |
| 電路數(shù)： | 1 |
| 轉(zhuǎn)換速率： | 24 V/µs |
| -3db帶寬： | 4MHz |
| 電流 - 輸入偏壓： | 50pA |
| 電壓 - 輸入偏移： | 400µV |
| 電流 - 電源： | 10mA |
| 電流 - 輸出 / 通道： | 10mA |
| 電壓 - 電源，單路/雙路(±)： | ±4.5 V ~ 16.5 V |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 通孔 |
| 封裝/外殼： | 16-DIP（0.300"，7.62mm） |
| 供應(yīng)商設(shè)備封裝： | 16-PDIP |
| 包裝： | 管件 |
第1頁(yè)第2頁(yè)第3頁(yè)第4頁(yè)第5頁(yè)第6頁(yè)第7頁(yè)第8頁(yè)第9頁(yè)第10頁(yè)第11頁(yè)第12頁(yè)第13頁(yè)當(dāng)前第14頁(yè)
AD526
REV. D
–9–
The specifications on page 3, in combination with Figure 35,
give the timing requirements for loading new gain codes.
VALID DATA
GAIN CODE
INPUTS
CLK OR CS
TC
TH
TS
TC = MINIMUM CLOCK CYCLE
TS = DATA SETUP TIME
TH = DATA HOLD TIME
NOTE: THRESHOLD LEVEL FOR
GAIN CODE,
CS, AND CLK IS 1.4V.
Figure 35. AD526 Timing
TIMING AND CONTROL
Table I. Logic Input Truth Table
Gain Code
Control
Condition
A2 A1 A0 B
CLK (CS = 0)
Gain
Condition
XXXX
1
Previous State
Latched
0001
0
1
Transparent
0011
0
2
Transparent
0101
0
4
Transparent
0111
0
8
Transparent
1
X
1
0
16
Transparent
XXX0
0
1
Transparent
XXX0
1
Latched
0001
1
Latched
0011
1
2
Latched
0101
1
4
Latched
0111
1
8
Latched
1
X
1
16
Latched
NOTE: X = Don’t Care.
DIGITAL FEEDTHROUGH
With either
CS or CLK or both held high, the AD526 gain state
will remain constant regardless of the transitions at the A0, A1,
A2 or B inputs. However, high speed logic transitions will un-
avoidably feed through to the analog circuitry within the AD526
causing spikes to occur at the signal output.
This feedthrough effect can be completely eliminated by operat-
ing the AD526 in the transparent mode and latching the gain
code in an external bank of latches (Figure 36).
To operate the AD526 using serial inputs, the configuration
shown in Figure 36 can be used with the 74LS174 replaced by a
serial-in/parallel-out latch, such as the 54LS594.
OUT
FORCE
OUT
SENSE
VOUT
0.1 F
–VS
0.1 F
+VS
+5V
VIN
74LS174
1 F
B
A2
A0
A1
TIMING
SIGNAL
16
15
14
13
12
11
10
9
12
34
56
78
+
–
AD526
16
84
21
GAIN NETWORK
A1
A0
CS CLK
A2
B
LOGIC AND LATCHES
Figure 36. Using an External Latch to Minimize Digital
Feedthrough
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| 951210-4620-AR-PT | CONN HEADER 10POS 2MM R/A SMD |
| 951131-7722-AR | CONN HEADER 31POS 2MM R/A SOLDER |
| 951120-2530-AR-PT | CONN HEADER 20POS 2MM VERT SMD |
| PFS35-0R1F1 | RES 0.10 OHM 35W 1% TO-263 SMD |
| 957222-6002-AR | CONN HDR 22POS 2MM VERT T-H 10AU |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD526JNZ | 功能描述:IC AMP PGA 10MA 16DIP RoHS:是 類別:集成電路 (IC) >> Linear - Amplifiers - Instrumentation 系列:- 標(biāo)準(zhǔn)包裝:2,500 系列:- 放大器類型:通用 電路數(shù):4 輸出類型:- 轉(zhuǎn)換速率:0.6 V/µs 增益帶寬積:1MHz -3db帶寬:- 電流 - 輸入偏壓:45nA 電壓 - 輸入偏移:2000µV 電流 - 電源:1.4mA 電流 - 輸出 / 通道:40mA 電壓 - 電源，單路/雙路(±):3 V ~ 32 V，±1.5 V ~ 16 V 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:14-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:14-TSSOP 包裝:帶卷 (TR) 其它名稱:LM324ADTBR2G-NDLM324ADTBR2GOSTR |
| AD526S | 制造商:AD 制造商全稱:Analog Devices 功能描述:Software Programmable Gain Amplifier |
| AD526SD | 功能描述:IC AMP PGA 10MA 16CDIP RoHS:否 類別:集成電路 (IC) >> Linear - Amplifiers - Instrumentation 系列:- 其它有關(guān)文件:TS1854A View All Specifications 標(biāo)準(zhǔn)包裝:50 系列:- 放大器類型:通用 電路數(shù):4 輸出類型:滿擺幅 轉(zhuǎn)換速率:0.25 V/µs 增益帶寬積:630kHz -3db帶寬:- 電流 - 輸入偏壓:16nA 電壓 - 輸入偏移:1000µV 電流 - 電源:162µA 電流 - 輸出 / 通道:48mA 電壓 - 電源，單路/雙路(±):1.8 V ~ 6 V 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:14-SOIC（0.154"，3.90mm 寬） 供應(yīng)商設(shè)備封裝:14-SO 包裝:管件 |
| AD526SD/883B | 制造商:Analog Devices 功能描述:SP Amp Variable Gain Amp Single ±16.5V 16-Pin SBCDIP Tube 制造商:Rochester Electronics LLC 功能描述:SOFTWARE PROG. GAIN AMP - Bulk |
| AD526SD/883B/QUP-3/GDLS | 制造商:Rochester Electronics LLC 功能描述:AD526SD/883B/QUP-3/GDLS - Bulk |
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。