DVDDx = 2.7 V to 5.5 V; AV
參數(shù)資料
型號(hào)： AD5384BBCZ-5
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 30/32頁(yè)
文件大?。?/td> 0K
描述： IC DAC 14BIT 40CH 5V 100-CSPBGA
產(chǎn)品培訓(xùn)模塊： Data Converter Fundamentals
DAC Architectures
產(chǎn)品變化通告： AD5384 Models Discontinuation 15/May/2012
標(biāo)準(zhǔn)包裝： 1
設(shè)置時(shí)間： 8µs
位數(shù)： 14
數(shù)據(jù)接口： 串行
轉(zhuǎn)換器數(shù)目： 40
電壓電源： 單電源
功率耗散（最大）： 80mW
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 100-LFBGA，CSPBGA
供應(yīng)商設(shè)備封裝： 100-CSBGA（10x10）
包裝： 托盤
輸出數(shù)目和類型： 40 電壓，單極
采樣率（每秒）： 125k
Data Sheet
AD5384
TIMING CHARACTERISTICS
Serial Interface
DVDDx = 2.7 V to 5.5 V; AVDDx = 4.5 V to 5.5 V; AGNDx = DGND = 0 V; all specifications TMIN to TMAX, unless otherwise noted. The
AD5384 must remain powered up when part of a multidevice system with a common I2C bus. Guaranteed by design and characterization,
not production tested. All input signals are specified with tr = tf = 5 ns (10% to 90% of DVDDx) and are timed from a voltage level of 1.2 V.
Table 3.
Parameter
Min
Typ
Max
Unit
Description
t1
33
ns
SCLK cycle time
t2
13
ns
SCLK high time
t3
13
ns
SCLK low time
t4
13
ns
SYNC falling edge to SCLK falling edge setup time
t51
13
ns
24th SCLK falling edge to SYNC falling edge
33
ns
Minimum SYNC low time
t7
10
ns
Minimum SYNC high time
t7A
140
ns
Minimum SYNC high time in readback mode
t8
5
ns
Data setup time
t9
4.5
ns
Data hold time
36
ns
24th SCLK falling edge to BUSY falling edge
t11
670
ns
BUSY pulse width low (single channel update)
20
ns
24th SCLK falling edge to LDAC falling edge
t13
20
ns
LDAC pulse width low
t14
100
2000
ns
BUSY rising edge to DAC output response time
t15
0
ns
BUSY rising edge to LDAC falling edge
t16
100
ns
LDAC falling edge to DAC output response time
t17
3
s
DAC output settling time boost mode off
t18
20
ns
CLR pulse width low
t19
40
s
CLR pulse activation time
t202
30
ns
SCLK rising edge to SDO valid
5
ns
SCLK falling edge to SYNC rising edge
8
ns
SYNC rising edge to SCLK rising edge
t23
20
ns
SYNC rising edge to LDAC falling edge
1
Standalone mode only.
2
Daisy-chain mode only.
CL
50pF
TO OUTPUT PIN
VOH (MIN) OR
VOL (MAX)
200A
IOL
IOH
04652-
003
Figure 2. Load Circuit for Digital Output Timing
Rev. B | Page 7 of 32
相關(guān)PDF資料
PDF描述
AD5398BCPZ-REEL IC DAC 10BIT CURRENT-SINK 8LFCSP
AD5420AREZ-REEL7 IC DAC 16BIT 1CH SER 24TSSOP
AD5425YRM IC DAC MULTIPLYING 8BIT 10-MSOP
AD5443YRM IC DAC 12BIT SERIAL IOUT 10-MSOP
AD5449YRU IC DAC DUAL 12BIT MULT 16-TSSOP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD5384BBCZ-5REEL7 功能描述:14 Bit Digital to Analog Converter 40 100-CSBGA (10x10) 制造商:analog devices inc. 系列:denseDAC 包裝:帶卷（TR） 零件狀態(tài):有效 位數(shù):14 數(shù)模轉(zhuǎn)換器數(shù):40 建立時(shí)間:8μs 輸出類型:Voltage - Buffered 差分輸出:無(wú) 數(shù)據(jù)接口:I2C，SPI，DSP 參考類型:外部， 內(nèi)部 電壓 - 電源，模擬:5V 電壓 - 電源，數(shù)字:2.7 V ~ 5.5 V INL/DNL（LSB）:±4（最大），-1/+2（最大） 架構(gòu):電阻串 DAC 工作溫度:-40°C ~ 85°C 封裝/外殼:100-LFBGA，CSPBGA 供應(yīng)商器件封裝:100-CSBGA（10x10） 標(biāo)準(zhǔn)包裝:400
AD538AD 功能描述:IC MULT/DIV REALTIME ACU 18-CDIP RoHS:否 類別:集成電路 (IC) >> 線性 - 模擬乘法器，除法器 系列:- 標(biāo)準(zhǔn)包裝:25 系列:HA 功能:模擬乘法器 位元/級(jí)數(shù):四象限 封裝/外殼:16-CDIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-CDIP 側(cè)面銅焊 包裝:管件
AD538ADZ 功能描述:IC REALTIME ACU UNIT 18-CDIP RoHS:是 類別:集成電路 (IC) >> 線性 - 模擬乘法器，除法器 系列:- 標(biāo)準(zhǔn)包裝:25 系列:HA 功能:模擬乘法器 位元/級(jí)數(shù):四象限 封裝/外殼:16-CDIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-CDIP 側(cè)面銅焊 包裝:管件
AD538BD 功能描述:IC MULT/DIV REALTIME ACU 18-CDIP RoHS:否 類別:集成電路 (IC) >> 線性 - 模擬乘法器，除法器 系列:- 標(biāo)準(zhǔn)包裝:25 系列:HA 功能:模擬乘法器 位元/級(jí)數(shù):四象限 封裝/外殼:16-CDIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-CDIP 側(cè)面銅焊 包裝:管件
AD538BDZ 功能描述:IC MULT/DIV REALTIME ACU 18-CDIP RoHS:是 類別:集成電路 (IC) >> 線性 - 模擬乘法器，除法器 系列:- 標(biāo)準(zhǔn)包裝:25 系列:HA 功能:模擬乘法器 位元/級(jí)數(shù):四象限 封裝/外殼:16-CDIP（0.300"，7.62mm） 供應(yīng)商設(shè)備封裝:16-CDIP 側(cè)面銅焊 包裝:管件
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*