VDD = 5 V ± 10%, V
參數(shù)資料
型號： AD5543BRMZ
廠商： Analog Devices Inc
文件頁數(shù)： 14/20頁
文件大?。?/td> 0K
描述： IC DAC 16BIT SERIAL-IN 8-MSOP
產品培訓模塊： Data Converter Fundamentals
DAC Architectures
設計資源： Versatile High Precision Programmable Current Sources Using DACs, Op Amps, and MOSFET Transistors (CN0151)
標準包裝： 50
設置時間： 500ns
位數(shù)： 16
數(shù)據(jù)接口： 串行
轉換器數(shù)目： 1
電壓電源： 單電源
功率耗散（最大）： 55µW
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 8-TSSOP，8-MSOP（0.118"，3.00mm 寬）
供應商設備封裝： 8-MSOP
包裝： 管件
輸出數(shù)目和類型： 1 電流，單極；1 電流，雙極
產品目錄頁面： 783 (CN2011-ZH PDF)
Data Sheet
AD5543/AD5553
Rev. F | Page 3 of 20
SPECIFICATIONS
VDD = 5 V ± 10%, VSS = 0 V, IOUT = virtual GND, GND = 0 V, VREF = 10 V, TA = full operating temperature range, unless otherwise noted.
Table 1.
Parameter
Symbol
Condition
5 V ± 10%
Unit
STATIC PERFORMANCE1
Resolution
N
1 LSB = VREF/216 = 153 V when VREF = 10 V (AD5543)
16
Bits
1 LSB = VREF/214 = 610 V when VREF = 10 V (AD5553)
14
Bits
Relative Accuracy
INL
Grade: AD5553C
±1
LSB max
Grade: AD5543C
±1
LSB max
Grade: AD5543B
±2
LSB max
Differential Nonlinearity
DNL
Monotonic
±1
LSB max
Output Leakage Current
IOUT
Data = 0x0000, TA = 25°C
10
nA max
Data = 0x0000, TA = TA maximum
20
nA max
Full-Scale Gain Error
GFSE
Data = 0xFFFF
±1/±4
mV typ/max
Full-Scale Temperature Coefficient2
TCVFS
1
ppm/°C typ
REFERENCE INPUT
VREF Range
VREF
15/+15
V min/max
Input Resistance
RREF
5
kΩ typ3
Input Capacitance2
CREF
5
pF typ
ANALOG OUTPUT
Output Current
IOUT
Data = 0xFFFF for AD5543
2
mA typ
Data = 0x3FFF for AD5553
Output Capacitance2
COUT
Code dependent
200
pF typ
LOGIC INPUTS AND OUTPUT
Logic Input Low Voltage
VIL
0.8
V max
Logic Input High Voltage
VIH
2.4
V min
Input Leakage Current
IIL
10
A max
Input Capacitance2
CIL
10
pF max
INTERFACE TIMING2, 4
Clock Input Frequency
fCLK
50
MHz
Clock Width High
tCH
10
ns min
Clock Width Low
tCL
10
ns min
CS to Clock Setup
tCSS
0
ns min
Clock to CS Hold
tCSH
10
ns min
Data Setup
tDS
5
ns min
Data Hold
tDH
10
ns min
SUPPLY CHARACTERISTICS
Power Supply Range
VDD RANGE
4.5/5.5
V min/max
Positive Supply Current
IDD
Logic inputs = 0 V
10
A max
Power Dissipation
PDISS
Logic inputs = 0 V
0.055
mW max
Power Supply Sensitivity
PSS
ΔVDD = ±5%
0.006
%/% max
相關PDF資料
PDF描述
VE-B63-MV-F2 CONVERTER MOD DC/DC 24V 150W
VE-JTT-MZ-F1 CONVERTER MOD DC/DC 6.5V 25W
AD5543BRZ IC DAC 16BIT SRLIN/CUR OUT 8SOIC
VE-B63-MV-F1 CONVERTER MOD DC/DC 24V 150W
VE-JT0-MZ-F4 CONVERTER MOD DC/DC 5V 25W
相關代理商/技術參數(shù)
參數(shù)描述
AD5543BRMZ 制造商:Analog Devices 功能描述:DAC, 16BIT, MSOP-8
AD5543BRMZ-REEL7 功能描述:IC DAC 16BIT SRLIN/CUR OUT 8MSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:- 標準包裝:47 系列:- 設置時間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:55µW 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類型:1 電流，單極；1 電流，雙極 采樣率（每秒）:*
AD5543BRZ 功能描述:IC DAC 16BIT SRLIN/CUR OUT 8SOIC RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:50 系列:- 設置時間:4µs 位數(shù):12 數(shù)據(jù)接口:串行 轉換器數(shù)目:2 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:8-TSSOP，8-MSOP（0.118"，3.00mm 寬） 供應商設備封裝:8-uMAX 包裝:管件 輸出數(shù)目和類型:2 電壓，單極 采樣率（每秒）:* 產品目錄頁面:1398 (CN2011-ZH PDF)
AD5543CRMZ 功能描述:IC DAC 16BIT SER 8MSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:- 產品培訓模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標準包裝:50 系列:- 設置時間:4µs 位數(shù):12 數(shù)據(jù)接口:串行 轉換器數(shù)目:2 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:8-TSSOP，8-MSOP（0.118"，3.00mm 寬） 供應商設備封裝:8-uMAX 包裝:管件 輸出數(shù)目和類型:2 電壓，單極 采樣率（每秒）:* 產品目錄頁面:1398 (CN2011-ZH PDF)
AD5543CRMZ-REEL7 功能描述:IC DAC 16BIT SRL 8MSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉換器 系列:- 標準包裝:47 系列:- 設置時間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:55µW 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP（0.209"，5.30mm 寬） 供應商設備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類型:1 電流，單極；1 電流，雙極 采樣率（每秒）:*
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*