VDD= +1" />
參數(shù)資料
型號: AD5570YRSZ
廠商: Analog Devices Inc
文件頁數(shù): 21/24頁
文件大小: 0K
描述: IC DAC 16BIT SERIAL IN 16SSOP
產(chǎn)品培訓(xùn)模塊: Data Converter Fundamentals
DAC Architectures
標(biāo)準(zhǔn)包裝: 1
設(shè)置時間: 12µs
位數(shù): 16
數(shù)據(jù)接口: 串行
轉(zhuǎn)換器數(shù)目: 1
電壓電源: 雙 ±
功率耗散(最大): 150mW
工作溫度: -40°C ~ 125°C
安裝類型: 表面貼裝
封裝/外殼: 16-SSOP(0.209",5.30mm 寬)
供應(yīng)商設(shè)備封裝: 16-SSOP
包裝: 管件
輸出數(shù)目和類型: 1 電壓,雙極
采樣率(每秒): 83k
AD5570
Rev. C | Page 6 of 24
TIMING CHARACTERISTICS
DAISY-CHAINING AND READBACK
VDD= +12 V ± 5%, VSS = 12 V ± 5% or VDD = +15 V ± 10%, VSS = 15 V ± 10%, VREF = 5 V, REFGND = AGND = DGND = 0 V, RL = 5 kΩ,
CL = 200 pF to AGND; all specifications TMIN to TMAX, unless otherwise noted.
Table 3.
Parameter 1, 2
Limit at TMIN, TMAX
Unit
Description
fMAX
2
MHz max
SCLK frequency
t1
500
ns min
SCLK cycle time
t2
200
ns min
SCLK high time
t3
200
ns min
SCLK low time
t4
10
ns min
SYNC to SCLK falling edge setup time
t5
35
ns min
Data setup time
t6
0
ns min
Data hold time
t7
45
ns min
SCLK falling edge to SYNC rising edge
t8
45
ns min
Minimum SYNC high time
t9
0
ns min
SYNC rising edge to LDAC falling edge
t10
50
ns min
LDAC pulse width
200
ns max
Data delay on SDO
1 All parameters guaranteed by design and characterization. Not production tested.
2 All input signals are measured with tr = tf = 5 ns (10% to 90% of VDD) and timed from a voltage level of (VIL +VIH)/2. SDO; RPULLUP = 5 kΩ, CL = 15 pF.
3 With CL = 0 pF, t14 = 100 ns.
SCLK
SYNC
SDIN
DB15 (N)
DB0 (N)
DB15
(N + 1)
DB15
(N + 1)
DB0
(N + 1)
LDAC1
SDO
LDAC2
NOTES
1ASYNCHRONOUS LDAC UPDATE MODE.
2SYNCHRONOUS LDAC UPDATE MODE.
t1
t8
t10
t2
t3
t4
t6
t5
t9
t7
t14
03
76
0-
00
3
Figure 3. Daisy-Chaining Timing Diagram
相關(guān)PDF資料
PDF描述
VI-B6H-MU-S CONVERTER MOD DC/DC 52V 200W
VI-J1H-MZ-B1 CONVERTER MOD DC/DC 52V 25W
VE-JTP-MW-S CONVERTER MOD DC/DC 13.8V 100W
VI-J1F-MZ-B1 CONVERTER MOD DC/DC 72V 25W
VE-J5L-MW-S CONVERTER MOD DC/DC 28V 100W
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD5570YRSZ-REEL 功能描述:IC DAC 16BIT SERIAL IN 16SSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散(最大):100mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-LCC(J 形引線) 供應(yīng)商設(shè)備封裝:28-PLCC(11.51x11.51) 包裝:帶卷 (TR) 輸出數(shù)目和類型:1 電壓,單極;1 電壓,雙極 采樣率(每秒):143k
AD5570YRSZ-REEL7 功能描述:IC DAC 16BIT SERIAL IN 16SSOP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Data Converter Fundamentals DAC Architectures 標(biāo)準(zhǔn)包裝:750 系列:- 設(shè)置時間:7µs 位數(shù):16 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:雙 ± 功率耗散(最大):100mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:28-LCC(J 形引線) 供應(yīng)商設(shè)備封裝:28-PLCC(11.51x11.51) 包裝:帶卷 (TR) 輸出數(shù)目和類型:1 電壓,單極;1 電壓,雙極 采樣率(每秒):143k
AD557JN 功能描述:IC DAC 8BIT V-OUT 16-DIP RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:DACPORT® 標(biāo)準(zhǔn)包裝:47 系列:- 設(shè)置時間:2µs 位數(shù):14 數(shù)據(jù)接口:并聯(lián) 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散(最大):55µW 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:28-SSOP(0.209",5.30mm 寬) 供應(yīng)商設(shè)備封裝:28-SSOP 包裝:管件 輸出數(shù)目和類型:1 電流,單極;1 電流,雙極 采樣率(每秒):*
AD557JNZ 功能描述:IC DAC 8BIT V-OUT 16-DIP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:DACPORT® 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:50 系列:- 設(shè)置時間:4µs 位數(shù):12 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:2 電壓電源:單電源 功率耗散(最大):- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:8-TSSOP,8-MSOP(0.118",3.00mm 寬) 供應(yīng)商設(shè)備封裝:8-uMAX 包裝:管件 輸出數(shù)目和類型:2 電壓,單極 采樣率(每秒):* 產(chǎn)品目錄頁面:1398 (CN2011-ZH PDF)
AD557JP 功能描述:IC DAC 8BIT V-OUT 20-PLCC RoHS:否 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:DACPORT® 標(biāo)準(zhǔn)包裝:2,400 系列:- 設(shè)置時間:- 位數(shù):18 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:3 電壓電源:模擬和數(shù)字 功率耗散(最大):- 工作溫度:-40°C ~ 85°C 安裝類型:表面貼裝 封裝/外殼:36-TFBGA 供應(yīng)商設(shè)備封裝:36-TFBGA 包裝:帶卷 (TR) 輸出數(shù)目和類型:* 采樣率(每秒):*