- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄8556 > AD7846KP (Analog Devices Inc)IC DAC 16BIT LC2MOS VOUT 28PLCC PDF資料下載
參數(shù)資料
| 型號： | AD7846KP |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 20/24頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DAC 16BIT LC2MOS VOUT 28PLCC |
| 產(chǎn)品培訓(xùn)模塊： | Data Converter Fundamentals DAC Architectures |
| 標(biāo)準包裝： | 1 |
| 設(shè)置時間： | 7µs |
| 位數(shù)： | 16 |
| 數(shù)據(jù)接口： | 并聯(lián) |
| 轉(zhuǎn)換器數(shù)目： | 1 |
| 電壓電源： | 雙 ± |
| 功率耗散（最大）： | 100mW |
| 工作溫度： | 0°C ~ 70°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 28-LCC（J 形引線） |
| 供應(yīng)商設(shè)備封裝： | 28-PLCC（11.51x11.51） |
| 包裝： | 管件 |
| 輸出數(shù)目和類型： | 1 電壓，單極；1 電壓，雙極 |
| 采樣率（每秒）： | 143k |
AD7846
Rev. G | Page 5 of 24
TIMING CHARACTERISTICS
VDD = +14.25 V to +15.75 V, VSS = 14.25 V to 15.75 V, VCC = +4.75 V to +5.25 V, unless otherwise noted.
Table 3.
Parameter1
Limit at TMIN to TMAX (All Versions)
Unit
Test Conditions/Comments
t1
0
ns min
R/W to CS setup time
t2
60
ns min
CS pulse width (write cycle)
t3
0
ns min
R/W to CS hold time
t4
60
ns min
Data setup time
t5
0
ns min
Data hold time
t62
120
ns max
Data access time
t73
10
ns min
Bus relinquish time
60
ns max
t8
0
ns min
CLR setup time
t9
70
ns min
CLR pulse width
t10
0
ns min
CLR hold time
t11
70
ns min
LDAC pulse width
t12
130
ns min
CS pulse width (read cycle)
1 Timing specifications are sample tested at +25°C to ensure compliance. All input control signals are specified with tR = tF = 5 ns (10% to 90% of +5 V) and timed from a
voltage level of 1.6 V.
2 t6 is measured with the load circuits of Figure 3 and Figure 4 and defined as the time required for an output to cross 0.8 V or 2.4 V.
3 t7 is defined as the time required for an output to change 0.5 V when loaded with the circuits of Figure 5 and Figure 6.
DB0
TO
DB15
5V
t3
t1
t3
DATA VALID
t11
t10
LDAC
CLR
CS
R/W
0V
5V
0V
5V
0V
5V
0V
5V
0V
t10
t8
t9
t6
t1
t8
t9
t4
t5
t7
t12
t2
0
84
90
-0
06
Figure 2. Timing Diagram
DBn
3k
100pF
DGND
0
84
90
-0
02
Figure 3. Load Circuit for Access Time (t6)—High Z to VOH
DBn
100pF
3k
DGND
5V
08
49
0-
00
3
Figure 4. Load Circuits for Bus Relinquish Time (t6)—High Z to VOL
DBn
3k
10pF
DGND
0
849
0-
0
04
Figure 5. Load Circuit for Access Time (t7)—High Z to VOH
DBn
10pF
3k
DGND
5V
08
49
0-
0
5
Figure 6. Load Circuits for Bus Relinquish Time (t7)—High Z to VOL
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VI-B7P-MX-S | CONVERTER MOD DC/DC 13.8V 75W |
| AD5381BSTZ-3-REEL | IC DAC 12BIT 40CH 3V 100-LQFP |
| VI-B7N-MX-S | CONVERTER MOD DC/DC 18.5V 75W |
| VI-B7M-MX-S | CONVERTER MOD DC/DC 10V 75W |
| VI-B7L-MX-S | CONVERTER MOD DC/DC 28V 75W |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AD7846KP-REEL | 制造商:AD 制造商全稱:Analog Devices 功能描述:LC2MOS 16-Bit Voltage Output DAC |
| AD7846KPZ | 功能描述:IC DAC 16BIT LC2MOS VOUT 28PLCC RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 標(biāo)準包裝:1 系列:- 設(shè)置時間:4.5µs 位數(shù):12 數(shù)據(jù)接口:串行，SPI? 轉(zhuǎn)換器數(shù)目:1 電壓電源:單電源 功率耗散（最大）:- 工作溫度:-40°C ~ 125°C 安裝類型:表面貼裝 封裝/外殼:8-SOIC（0.154"，3.90mm 寬） 供應(yīng)商設(shè)備封裝:8-SOICN 包裝:剪切帶 (CT) 輸出數(shù)目和類型:1 電壓，單極；1 電壓，雙極 采樣率（每秒）:* 其它名稱:MCP4921T-E/SNCTMCP4921T-E/SNRCTMCP4921T-E/SNRCT-ND |
| AD7846KPZ-REEL | 功能描述:IC DAC 16BIT LC2MOS VOUT 28PLCC RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 數(shù)模轉(zhuǎn)換器 系列:- 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準包裝:1,000 系列:- 設(shè)置時間:1µs 位數(shù):8 數(shù)據(jù)接口:串行 轉(zhuǎn)換器數(shù)目:8 電壓電源:雙 ± 功率耗散（最大）:941mW 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:24-SOIC（0.295"，7.50mm 寬） 供應(yīng)商設(shè)備封裝:24-SOIC W 包裝:帶卷 (TR) 輸出數(shù)目和類型:8 電壓，單極 采樣率（每秒）:* |
| AD7846SD/883B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital-to-Analog Converter |
| AD7846SE/883B | 制造商:未知廠家 制造商全稱:未知廠家 功能描述:16-Bit Digital-to-Analog Converter |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。