參數(shù)資料
型號(hào)： AD9613BCPZ-170
廠商： Analog Devices Inc
文件頁(yè)數(shù)： 28/36頁(yè)
文件大小： 0K
描述： IC ADC 12BIT SRL 170MSPS 64LFCSP
標(biāo)準(zhǔn)包裝： 1
位數(shù)： 12
采樣率（每秒）： 170M
數(shù)據(jù)接口： 串行，SPI?
轉(zhuǎn)換器數(shù)目： 2
功率耗散（最大）： 738mW
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-VFQFN 裸露焊盤，CSP
供應(yīng)商設(shè)備封裝： 64-LFCSP-VQ（9x9）
包裝： 托盤
輸入數(shù)目和類型： 2 個(gè)差分，雙極
AD9613
Data Sheet
Rev. C | Page 34 of 36
Addr
(Hex)
Register
Name
Bit 7
(MSB)
Bit 6
Bit 5
Bit 4
Bit 3
Bit 2
Bit 1
Bit 0
(LSB)
Default
Value
(Hex)
Default
Notes/
Comments
0x1E
User Test
Pattern 3 MSB
(global)
User Test Pattern 3[15:8]
0x00
0x1F
User Test
Pattern 4 LSB
(global)
User Test Pattern 4[7:0]
0x00
0x3A
Sync control
(global)
Open
Clock
divider
next sync
only
Clock
divider
sync
enable
Master sync
buffer enable
0x00
1
The channel index register at Address 0x05 should be set to 0x03 (default) when writing to Address 0x00.
MEMORY MAP REGISTER DESCRIPTION
For more information on functions controlled in Register 0x00
to Register 0x20, see the AN-877 Application Note, Interfacing
to High Speed ADCs via SPI.
Sync Control (Register 0x3A)
Bits[7:3]—Reserved
Bit 2—Clock Divider Next Sync Only
If the master sync buffer enable bit (Address 0x3A, Bit 0) and
the clock divider sync enable bit (Address 0x3A, Bit 1) are high,
Bit 2 allows the clock divider to sync to the first sync pulse that
it receives and to ignore the rest. The clock divider sync enable
bit (Address 0x3A, Bit 1) resets after it syncs.
Bit 1—Clock Divider Sync Enable
Bit 1 gates the sync pulse to the clock divider. The sync signal is
enabled when Bit 1 is high and Bit 0 is high. This is continuous
sync mode.
Bit 0—Master Sync Buffer Enable
Bit 0 must be set high to enable any of the sync functions. If
the sync capability is not used, this bit should remain low to
conserve power.
相關(guān)PDF資料
PDF描述
AD9627ABCPZ-125 IC ADC 12BIT 1255MSPS 64LFCSP
AD9627ABCPZ11-150 IC ADC 11BIT 150MSPS 64LFCSP
AD9628BCPZRL7-125 IC ADC 12BIT 125MSPS 64LFCSP
AD9629BCPZ-65 IC ADC 12BIT 65MSPS 32LFCSP
AD9633BCPZRL7-105 IC ADC 12BIT SRL 105MSPS 48LFCSP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9613BCPZ-210 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 12 Bit 210Msps Dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體:
AD9613BCPZ-250 制造商:Analog Devices 功能描述:ADC Dual Pipelined 250Msps 12-bit Parallel/LVDS 64-Pin LFCSP EP Tray 制造商:Analog Devices 功能描述:12 BIT 250MSPS DUAL ADC - Trays 制造商:Analog Devices 功能描述:IC ADC 12BIT SRL 250MSPS 64LFCSP 制造商:Analog Devices 功能描述:IC ADC 12BIT 250MSPS 3-Wir 制造商:Analog Devices 功能描述:ADC 12BIT SRL 250MSPS 64LFCSP 制造商:Analog Devices Inc. 功能描述:Analog to Digital Converters - ADC 12 Bit 250Msps Dual ADC 制造商:Analog Devices 功能描述:IC, ADC, 12BIT, 250MSPS, 3-Wire, Serial, LFCSP-64; Resolution (Bits):12bit; Sampling Rate:250MSPS; Supply Voltage Type:Single; Supply Voltage Min:1.7V; Supply Voltage Max:1.9V; Supply Current:252mA; Digital IC Case Style:LFCSP ;RoHS Compliant: Yes 制造商:Analog Devices 功能描述:CONVERTER - ADC
AD9613BCPZRL7-170 功能描述:IC ADC 12BIT SRL 170MSPS 64LFCSP RoHS:是 類別:集成電路 (IC) >> 數(shù)據(jù)采集 - 模數(shù)轉(zhuǎn)換器 系列:- 標(biāo)準(zhǔn)包裝:1 系列:- 位數(shù):14 采樣率（每秒）:83k 數(shù)據(jù)接口:串行，并聯(lián) 轉(zhuǎn)換器數(shù)目:1 功率耗散（最大）:95mW 電壓電源:雙 ± 工作溫度:0°C ~ 70°C 安裝類型:通孔 封裝/外殼:28-DIP（0.600"，15.24mm） 供應(yīng)商設(shè)備封裝:28-PDIP 包裝:管件 輸入數(shù)目和類型:1 個(gè)單端，雙極
AD9613BCPZRL7-210 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 12 Bit 210Msps Dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體:
AD9613BCPZRL7-250 功能描述:模數(shù)轉(zhuǎn)換器 - ADC 12 Bit 250Msps Dual ADC RoHS:否 制造商:Analog Devices 通道數(shù)量: 結(jié)構(gòu): 轉(zhuǎn)換速率: 分辨率: 輸入類型: 信噪比: 接口類型: 工作電源電壓: 最大工作溫度: 安裝風(fēng)格: 封裝 / 箱體:
發(fā)布緊急采購(gòu)，3分鐘左右您將得到回復(fù)。

采購(gòu)需求

(若只采購(gòu)一條型號(hào)，填寫(xiě)一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

發(fā)布成功！您可以繼續(xù)發(fā)布采購(gòu)。也可以進(jìn)入我的后臺(tái)，查看報(bào)價(jià)

*型號(hào) *數(shù)量 廠商 批號(hào) 封裝
添加更多采購(gòu)

我的聯(lián)系方式

*
*
*