參數(shù)資料
型號： AD9992BBCZ
廠商： Analog Devices Inc
文件頁數(shù)： 76/92頁
文件大小： 0K
描述： IC CCD SGNL PROC 12BIT 105CSPBGA
產(chǎn)品變化通告： AD9992 Discontinuation 22/Feb/2012
標(biāo)準(zhǔn)包裝： 1
類型： CCD 信號處理器，12 位
輸入類型： 邏輯
輸出類型： 邏輯
接口： 3 線串口
電流 - 電源： 27mA
安裝類型： 表面貼裝
封裝/外殼： 105-LFBGA，CSPBGA
供應(yīng)商設(shè)備封裝： 105-CSPBGA（8x8）
包裝： 托盤
AD9992
Rev. C | Page 78 of 92
Table 33. Memory Configuration and MODE Registers
Address
Data Bits
Default Value
Update Type
Mnemonic
Description
0x28
[4:0]
0
SCK
VPATNUM
Total number of V-pattern groups.
[9:5]
0
SEQNUM
Total number of V-sequences.
0x2A
[2:0]
0
SCK
MODE
Total number of fields in MODE.
0x2B
[4:0]
0
SCK
FIELD0
Selected first field in MODE.
[9:5]
0
FIELD1
Selected second field in MODE.
[14:10]
0
FIELD2
Selected third field in MODE.
[19:15]
0
FIELD3
Selected fourth field in MODE.
[24:20]
0
FIELD4
Selected fifth field in MODE.
0x2C
[4:0]
0
SCK
FIELD5
Selected sixth field in MODE.
[9:5]
0
FIELD6
Selected seventh field in MODE.
Table 34. Timing Core Registers
Address
Data Bits
Default
Value
Update
Type
Mnemonic
Description
0x30
[5:0]
0
SCK
H1POSLOC
H1 rising edge location.
[13:8]
20
H1NEGLOC
H1 falling edge location.
[16]
1
H1POL
H1 polarity control:
0: Inverse of Figure 19.
1: No inversion.
0x31
[5:0]
0
SCK
H2POSLOC
H2 rising edge location (H5 in HCLK Mode 3).
[13:8]
20
H2NEGLOC
H2 falling edge location (H5 in HCLK Mode 3).
[16]
1
H2POL
H2 polarity (H5 in HCLK Mode 3):
0: Inverse of Figure 19.
1: No inversion.
0x32
[5:0]
0
SCK
HLPOSLOC
HL rising edge location.
[13:8]
20
HLNEGLOC
HL falling edge location.
[16]
1
HLPOL
HL polarity control:
0: Inverse of Figure 19.
1: No inversion.
0x33
[5:0]
0
SCK
RGPOSLOC
RG rising edge location.
[13:8]
10
RGNEGLOC
RG falling edge location.
[16]
1
RGH2POL
RG polarity control:
0: Inverse of Figure 19.
1: No inversion.
0x34
[0]
0
SCK
H1HBLKRETIME
Retime H1, H2, HL HBLK to the internal clock:
0: No retime.
1: Retime.
[1]
0
H2HBLKRETIME
Recommended setting is retime enabled (1). Setting to 1
adds one cycle delay to programmed HBLK positions.
[2]
0
HLHBLKRETIME
[3]
0
HL_HBLK_EN
Enable HBLK for HL output:
0: Disable.
1: Enable.
[7:4]
4
HCLK_WIDTH
Enables wide H-clocks during HBLK interval. Set to 0 to
disable.
0x35
[2:0]
1
SCK
H1DRV
H1 drive strength:
0: Off.
1: 4.3 mA.
2: 8.6 mA.
3: 12.9 mA.
4: 4.3 mA.
5: 8.6 mA.
6: 12.9 mA.
7: 17.2 mA.
相關(guān)PDF資料
PDF描述
VI-JN3-IY-F1 CONVERTER MOD DC/DC 24V 50W
VI-JN2-IZ-B1 CONVERTER MOD DC/DC 15V 25W
VI-JN2-IY-F4 CONVERTER MOD DC/DC 15V 50W
VI-JN2-IY-F3 CONVERTER MOD DC/DC 15V 50W
AD22050NZ IC AMP DIFF SGL SUPPLY 8-DIP
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AD9992BBCZRL 功能描述:IC CCD SGNL PROC 12BIT 105CSPBGA RoHS:是 類別:集成電路 (IC) >> 接口 - 傳感器和探測器接口 系列:- 其它有關(guān)文件:Automotive Product Guide 產(chǎn)品培訓(xùn)模塊:Lead (SnPb) Finish for COTS Obsolescence Mitigation Program 標(biāo)準(zhǔn)包裝:74 系列:- 類型:觸控式傳感器 輸入類型:數(shù)字 輸出類型:數(shù)字 接口:JTAG，串行 電流 - 電源:100µA 安裝類型:表面貼裝 封裝/外殼:20-TSSOP（0.173"，4.40mm 寬） 供應(yīng)商設(shè)備封裝:20-TSSOP 包裝:管件
AD9993BBCZ 功能描述:IC MIXED-SIGNAL FRONT END 196BGA 制造商:analog devices inc. 系列:- 包裝:托盤 零件狀態(tài):在售 類型:ADC，DAC 輸入類型:LVDS 輸出類型:LVDS 接口:SPI 電流 - 電源:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應(yīng)商器件封裝:196-CSPBGA（12x12） 標(biāo)準(zhǔn)包裝:1
AD9993BBCZRL 功能描述:IC MIXED-SIGNAL FRONT END 196BGA 制造商:analog devices inc. 系列:- 包裝:帶卷（TR） 零件狀態(tài):在售 類型:ADC，DAC 輸入類型:LVDS 輸出類型:LVDS 接口:SPI 電流 - 電源:- 工作溫度:- 安裝類型:表面貼裝 封裝/外殼:196-LFBGA，CSPBGA 供應(yīng)商器件封裝:196-CSPBGA（12x12） 標(biāo)準(zhǔn)包裝:1,500
AD9993-EBZ 功能描述:EVAL BOARD MXFE AD9993 制造商:analog devices inc. 系列:* 零件狀態(tài):在售 標(biāo)準(zhǔn)包裝:1
AD9994 制造商:AD 制造商全稱:Analog Devices 功能描述:12-Bit CCD Signal Processor with Precision Timing Generator
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進(jìn)入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*