TYP(1) MAX UNITS t
參數(shù)資料
型號： ADS8364Y/250
廠商： Texas Instruments
文件頁數(shù)： 23/26頁
文件大小： 0K
描述： IC ADC LP 16BIT 250KSPS 64TQFP
產(chǎn)品培訓模塊： Data Converter Basics
標準包裝： 1
位數(shù)： 16
采樣率（每秒）： 250k
數(shù)據(jù)接口： 并聯(lián)
轉換器數(shù)目： 6
功率耗散（最大）： 471.5mW
電壓電源： 模擬和數(shù)字
工作溫度： -40°C ~ 85°C
安裝類型： 表面貼裝
封裝/外殼： 64-TQFP
供應商設備封裝： 64-TQFP（10x10）
包裝： 標準包裝
輸入數(shù)目和類型： 12 個單端，雙極；6 個差分，雙極
產(chǎn)品目錄頁面： 893 (CN2011-ZH PDF)
配用： 296-30708-ND - EVAL MODULE FOR ADS8364
ADS8364EVM-ND - EVALUATION MODULE FOR BQ2018
其它名稱： 296-13449-6
ADS8364
6
SBAS219C
www.ti.com
SPEC
DESCRIPTION
MIN
TYP(1)
MAX
UNITS
tCONV
Conversion Time
3.2
s
tACQ
Acquistion Time
0.8
s
tC1
Cycle Time of CLK
200
ns
tW1
Pulse Width CLK HIGH Time or LOW Time.
60
ns
tD1(5)
Delay Time of Rising Edge of Clock After Falling Edge of HOLD (A,B,C)
10
ns
tW2
Pulse Width of HOLDX HIGH Time to be Recognized again
BVDD = 5V
15
ns
BVDD = 3V
30
ns
tW3
Pulse Width of HOLDX LOW Time
BVDD = 5V
20
ns
BVDD = 3V
30
ns
tW4
Pulse Width of RESET
BVDD = 5V
20
ns
BVDD = 3V
40
ns
tW5
Pulse Width of RD HIGH Time
BVDD = 5V
30
ns
BVDD = 3V
40
ns
tD2
Delay Time of First Hold After RESET
BVDD = 5V
20
ns
BVDD = 3V
40
ns
tD4
Delay Time of Falling Edge of RD After Falling Edge of CS
0
ns
tD5
Delay Time of Rising Edge of CS After Rising Edge of RD
0
ns
tW6
Pulse Width of RD and CS Both LOW Time
BVDD = 5V
50
ns
BVDD = 3V
70
ns
tW7
Pulse Width of RD HIGH Time
BVDD = 5V
20
ns
BVDD = 3V
40
ns
tD6
Delay Time of Data Valid After Falling Edge RD
BVDD = 5V
40
ns
BVDD = 3V
60
ns
tD7
Delay Time of Data Hold From Rising Edge of RD
BVDD = 5V
5
ns
BVDD = 3V
10
ns
tD8
Delay Time of RD HIGH After CS LOW
BVDD = 5V
50
ns
BVDD = 3V
60
ns
tD9
Delay Time of RD Low After Address Setup
BVDD = 5V
10
ns
BVDD = 3V
20
ns
NOTES: (1) Assured by design. (2) All input signals are specified with tr = tf = 5ns (10% to 90% of BVDD) and timed from a voltage level of (VIL + VIH)/2.
(3) See timing diagram above. (4) BYTE is asynchronous; when BYTE is 0, bits 15 through 0 appear at DB15-DB0. When BYTE is 1, bits 15 through 8
appear on DB7-DB0. RD may remain LOW between changes in BYTE. (5) Only important when synchronization to clock is important.
TIMING CHARACTERISTICS TABLE
Timing Characteristics over recommended operating free-air temperature range T
MIN to TMAX, AVDD = DVDD = 5V, REFIN = REFOUT internal reference +2.5V,
f
CLK = 5MHz, fSAMPLE = 250kSPS, BVDD = 2.7 ÷ 5V (unless otherwise noted).
TIMING CHARACTERISTICS
t
W6
t
D6
t
D4
t
D5
t
D7
t
W5
t
W1
t
D1
t
C1
t
W3
CONVERSION
t
CONV
ACQUISITION
t
ACQ
t
W2
Bits 15-8
Bits 7-0
Bits 15-8
Bits 7-0
CLK
HOLDX
EOC
CS
RD
D15-D8
D7-D0
BYTE
1
2
16
17
18
19
20
1
2
相關PDF資料
PDF描述
VE-J1N-MY-F1 CONVERTER MOD DC/DC 18.5V 50W
VI-BTW-MY-B1 CONVERTER MOD DC/DC 5.5V 50W
VI-J1N-MY-F4 CONVERTER MOD DC/DC 18.5V 50W
VI-BTV-MY-B1 CONVERTER MOD DC/DC 5.8V 50W
FIN1019MX IC DRVR/RCVR 3.3V HS LVDS 14SOIC
相關代理商/技術參數(shù)
參數(shù)描述
ADS8365 制造商:BB 制造商全稱:BB 功能描述:16-Bit, 250kSPS, 6-Channel, Simultaneous Sampling SAR ANALOG-TO-DIGITAL CONVERTERS
ADS8365IPAG 功能描述:模數(shù)轉換器 - ADC 16B 250kSPS 6Ch Simu Sampling SAR ADC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32
ADS8365IPAGG4 功能描述:模數(shù)轉換器 - ADC 16B 250kSPS 6Ch Simu Sampling SAR ADC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32
ADS8365IPAGG-4 制造商:Texas Instruments 功能描述:IC, SM 16-BIT ADC 6CH SAR
ADS8365IPAGR 功能描述:模數(shù)轉換器 - ADC 16 B 250k SPS 6 Ch Smltns Smplg SARADC RoHS:否 制造商:Texas Instruments 通道數(shù)量:2 結構:Sigma-Delta 轉換速率:125 SPs to 8 KSPs 分辨率:24 bit 輸入類型:Differential 信噪比:107 dB 接口類型:SPI 工作電源電壓:1.7 V to 3.6 V, 2.7 V to 5.25 V 最大工作溫度:+ 85 C 安裝風格:SMD/SMT 封裝 / 箱體:VQFN-32
發(fā)布緊急采購，3分鐘左右您將得到回復。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*