- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19483 > ADSP-21479BSWZ-2A (Analog Devices Inc)IC DSP SHARC 266MHZ LP 100LQFP PDF資料下載
參數(shù)資料
| 型號： | ADSP-21479BSWZ-2A |
| 廠商： | Analog Devices Inc |
| 文件頁數(shù)： | 53/72頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC DSP SHARC 266MHZ LP 100LQFP |
| 標(biāo)準(zhǔn)包裝： | 1 |
| 系列： | SHARC® |
| 類型： | 浮點 |
| 接口： | DAI，DPI，EBI/EMI，I²C，SPI，SPORT，UART/USART |
| 時鐘速率： | 266MHz |
| 非易失內(nèi)存： | ROM（4Mb） |
| 芯片上RAM： | 5Mb |
| 電壓 - 輸入/輸出： | 3.30V |
| 電壓 - 核心： | 1.20V |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 100-LQFP 裸露焊盤 |
| 供應(yīng)商設(shè)備封裝： | 100-LQFP-EP（14x14） |
| 包裝： | 托盤 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁當(dāng)前第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁
Rev. A
|
Page 57 of 72
|
September 2011
Shift Register
Table 53. Shift Register
Parameter
Min
Max
Unit
Timing Requirements
tSSDI
SR_SDI Setup Before SR_SCLK Rising Edge
7
ns
tHSDI
SR_SDI Hold After SR_SCLK Rising Edge
2
ns
tSSDIDAI
1
DAI_P08–01 (SR_SDI) Setup Before DAI_P08–01 (SR_SCLK) Rising Edge
7
ns
tHSDIDAI
DAI_P08–01 (SR_SDI) Hold After DAI_P08–01 (SR_SCLK) Rising Edge
2
ns
tSSCK2LCK
2
SR_SCLK to SR_LAT Setup
2
ns
tSSCK2LCKDAI
DAI_P08–01 (SR_SCLK) to DAI_P08–01 (SR_LAT) Setup
2
ns
tCLRREM2SCK
Removal Time SR_CLR to SR_SDCLK
3 × tPCLK – 5
ns
tCLRREM2LCK
Removal Time SR_CLR to SR_LAT
2 × tPCLK – 5
ns
tCLRW
SR_CLR Pulse Width
4 × tPCLK – 5
ns
tSCKW
SR_SDCLK Clock Pulse Width
2 × tPCLK – 2
ns
tLCKW
SR_LAT Clock Pulse Width
2 × tPCLK – 5
ns
fMAX
Maximum Clock Frequency SR_SDCLK or SR_LAT
fCCLK
÷ 8MHz
Switching Characteristics
ns
tDSDO1
3
SR_SDO Hold After SR_SCLK Rising Edge
3
ns
tDSDO2
SR_SDO Max. Delay After SR_SCLK Rising Edge
13
ns
tDSDODAI1
SR_SDO Hold After DAI_P08–01 (SR_SCLK) Rising Edge
3
ns
tDSDODAI2
SR_SDO Max. Delay After DAI_P08–01 (SR_SCLK) Rising Edge
13
ns
tDSDOSP1
3, 4
SR_SDO Hold After DAI_P20–01 (SR_SCLK) Rising Edge
–2
ns
tDSDOSP2
SR_SDO Max. Delay After DAI_P20–01 (SR_SCLK) Rising Edge
5
ns
tDSDOPCG1
3, 5, 6
SR_SDO Hold After DAI_P20–01 (SR_SCLK) Rising Edge
–2
ns
tDSDOPCG2
SR_SDO Max. Delay After DAI_P20–01 (SR_SCLK) Rising Edge
5
ns
tDSDOCLR1
SR_CLR to SR_SDO Min. Delay
4
ns
tDSDOCLR2
SR_CLR to SR_SDO Max. Delay
13
ns
tDLDO1
SR_LDO Hold After SR_LAT Rising Edge
3
ns
tDLDO2
SR_LDO Max. Delay After SR_LAT Rising Edge
13
ns
tDLDODAI1
SR_LDO Hold After DAI_P08–01 (SR_LAT) Rising Edge
3
ns
tDLDODAI2
SR_LDO Max. Delay After DAI_P08–01 (SR_LAT) Rising Edge
13
ns
tDLDOSP1
SR_LDO Hold After DAI_P20–01 (SR_LAT) Rising Edge
–2
ns
tDLDOSP2
SR_LDO Max. Delay After DAI_P20–01 (SR_LAT) Rising Edge
5
ns
tDLDOPCG1
SR_LDO Hold After DAI_P20–01 (SR_LAT) Rising Edge
–2
ns
tDLDOPCG2
SR_LDO Max. Delay After DAI_P20–01 (SR_LAT) Rising Edge
5
ns
tDLDOCLR1
SR_CLR to SR_LDO Min. Delay
4
ns
tDLDOCLR2
SR_CLR to SR_LDO Max. Delay
14
ns
1 Any of the DAI_P08-01 pins can be routed to the shift register clock, latch clock and serial data input via the SRU.
2 Both clocks can be connected to the same clock source. If both clocks are connected to same clock source, then data in the 18-stage shift register is always one cycle ahead of
latch register data.
3 For setup/hold timing requirements of off-chip shift register interfacing devices.
4 SPORTx serial clock out, frame sync out, and serial data outputs are routed to shift register block internally and are also routed onto DAI_P20–01.
5 PCG serial clock output is routed to SPORT and shift register block internally and are also routed onto DAI_P20–01. The SPORTs generate SR_LAT and SDI internally.
6 PCG Serial clock and frame sync outputs are routed to SPORT and shift register block internally and are also routed onto DAI_P20–01. The SPORTs generate SDI internally.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| ECC13DRYH-S13 | CONN EDGECARD 26POS .100 EXTEND |
| IRU1030-33CMTR | IC REG LDO 3.3V 3A TO-263-3 |
| ADSP-BF516BSWZ-3 | IC DSP 16/32B 300MHZ LP 176LQFP |
| TAJC476M006RNJ | CAP TANT 47UF 6.3V 20% 2312 |
| ECC13DRES-S13 | CONN EDGECARD 26POS .100 EXTEND |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| ADSP-21479KBCZ-1A | 功能描述:IC DSP SHARK 200MHZ 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21479KBCZ-2A | 功能描述:IC DSP SHARC 266MHZ LP 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21479KBCZ-3A | 功能描述:IC DSP SHARK 300MHZ 196CSPBGA RoHS:是 類別:集成電路 (IC) >> 嵌入式 - DSP（數(shù)字式信號處理器） 系列:SHARC® 標(biāo)準(zhǔn)包裝:2 系列:StarCore 類型:SC140 內(nèi)核 接口:DSI，以太網(wǎng)，RS-232 時鐘速率:400MHz 非易失內(nèi)存:外部 芯片上RAM:1.436MB 電壓 - 輸入/輸出:3.30V 電壓 - 核心:1.20V 工作溫度:-40°C ~ 105°C 安裝類型:表面貼裝 封裝/外殼:431-BFBGA，F(xiàn)CBGA 供應(yīng)商設(shè)備封裝:431-FCPBGA（20x20） 包裝:托盤 |
| ADSP-21479KBCZ-3AX | 制造商:Analog Devices 功能描述:- Trays |
| ADSP-21479KBCZ-ENG | 制造商:Analog Devices 功能描述:SHARC PROCESSOR - Trays |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。