參數(shù)資料
型號： AM3505AZER
廠商： TEXAS INSTRUMENTS INC
元件分類： 微控制器/微處理器
英文描述： MICROPROCESSOR, PBGA484
封裝： 23 X 23 MM, 1 MM PITCH, GREEN, PLASTIC, MO-151, BGA-494
文件頁數(shù)： 85/221頁
文件大?。?/td> 2153K
代理商： AM3505AZER
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁當(dāng)前第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁
SPRS550C
– OCTOBER 2009 – REVISED MARCH 2011
Table 6-95. McSPI1, 2, and 4 Interface Switching Characteristics
– Master Mode(1) (2) (3)
NO.
PARAMETER
1.8 V
3.3 V
UNIT
MIN
MAX
MIN
MAX
SM0
tc(CLK)
Cycle time, mcspix_clk
20.83
ns
tj(CLK)
Cycle jitter(4), mcspix_clk
-200
200
-200
200
ps
SM1
tw(CLK)
Pulse duration, mcspix_clk high or low
0.45P(5)
0.55P(5)
0.45P(5)
0.55P(5)
ns
SM4
td(CLKAE-SIMOV)
Delay time, mcspix_clk active edge to
-2.1
5
-3
6
ns
mcspix_simo shifted
SM5
td(CSnA-CLKFE)
Delay time, mcspix_csi active to
Modes 1
A(6) - 3.2
A(6) - 3.0
6
ns
mcspix_clk first edge
and 3
Modes 0
B(7) - 3.2
B(7) -3.0
6
ns
and 2
SM6
td(CLKLE-CSnI)
Delay time, mcspix_clk last edge to
Modes 1
B(7) - 3.2
B(7) - 3.0
ns
mcspix_csi inactive
and 3
Modes 0
A(6) - 3.2
A(6) - 3.0
ns
and 2
SM7
td(CSnAE-SIMOV)
Delay time, mcspix_csi active edge
Modes 0
5
ns
to mcspix_simo shifted
and 2
(1)
Timings are given for a maximum load capacitance of 20 pF for spix_csn signals, 30 pF for spix_clk and spix_simo signals with x = 1 or
2, and 20 pF for spi4_clk and spi4_simo signals.
(2)
In mcspix, x is equal to 1, 2, 3, or 4. In mcspix_csn, n is equal to 0, 1, 2, or 3 for x equal to 1, n is equal to 0 or 1 for x equal to 2 and 3.
n is equal to 0 for x equal to 4.
(3)
The polarity of mcspix_clk and the active edge (rising or falling) on which mcspix_simo is driven and mcspix_somi is latched is all
software configurable.
(4)
Maximum cycle jitter supported by mcspix_clk input clock.
(5)
P = mcspix_clk clock period
(6)
Case P = 20.8 ns, A = (TCS+0.5)*P (TCS is a bit field of MSPI_CHCONFx[26:25] register). Case P
> 20.8 ns, A = TCS*P (TCS is a
bitfield of MSPI_CHCONFx[26:25] register). For more information, see the Device Multichannel Serial Port Interface (McSPI) Reference
Guide [literature number SPRUFV6].
(7)
B = TCS*P (TCS is a bit field of MSPI_CHCONFx[26:25] register). For more information, see the Device Multichannel Serial Port
Interface (McSPI) Reference Guide [literature number SPRUFV6].
The following tables assume testing over the recommended operating conditions.
Table 6-96. McSPI 3 Interface Timing Requirements
– Master Mode(1) (2)
NO.
PARAMETER
1.8 V
3.3 V
UNIT
MIN
MAX
MIN
MAX
SM2
tsu(SOMIV-CLKAE)
Setup time, mcspi3_somi valid before
2.5
4
ns
mcspi3_clk active edge
SM3
th(SOMIV-CLKAE)
Hold time, mcspi3_somi valid after mcspi3_clk
2.89
4
ns
active edge
(1)
The input timing requirements are given by considering a rise time and a fall time of 4 ns.
(2)
In mcspi3_csn, n is equal to 0 or 1. The polarity of mcspi3_clk and the active edge (rising or falling) on which mcspi3_simo is driven and
mcspi3_somi is latched is all software configurable.
Copyright
2009–2011, Texas Instruments Incorporated
TIMING REQUIREMENTS AND SWITCHING CHARACTERISTICS
175
Product Folder Link(s): AM3517 AM3505
相關(guān)PDF資料
PDF描述
AM41PDS3224DT11IT SPECIALTY MEMORY CIRCUIT, PBGA73
AM42-0040 5900 MHz - 6400 MHz RF/MICROWAVE NARROW BAND MEDIUM POWER AMPLIFIER
AM93L425SA/DMC 1K X 1 STANDARD SRAM, 40 ns, CDIP16
AM93L425A/LMC 1K X 1 STANDARD SRAM, 55 ns, CQCC20
AM99C641-70PC 64K X 1 STANDARD SRAM, 70 ns, PDIP22
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
AM3505AZERA 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505AZERAC 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505AZERC 功能描述:微處理器 - MPU Sitara ARM Microproc RoHS:否 制造商:Atmel 處理器系列:SAMA5D31 核心:ARM Cortex A5 數(shù)據(jù)總線寬度:32 bit 最大時鐘頻率:536 MHz 程序存儲器大小:32 KB 數(shù)據(jù) RAM 大小:128 KB 接口類型:CAN, Ethernet, LIN, SPI,TWI, UART, USB 工作電源電壓:1.8 V to 3.3 V 最大工作溫度:+ 85 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:FBGA-324
AM3505ZCN 制造商:Texas Instruments 功能描述:
AM3505ZER 制造商:Texas Instruments 功能描述:
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。

采購需求

(若只采購一條型號，填寫一行即可)

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

發(fā)布成功！您可以繼續(xù)發(fā)布采購。也可以進入我的后臺，查看報價

*型號 *數(shù)量 廠商 批號 封裝
添加更多采購

我的聯(lián)系方式

*
*
*