參數(shù)資料
型號(hào): ARM720T
廠商: Electronic Theatre Controls, Inc.
英文描述: General-purpose 32-bit Microprocessor with 8KB cache, enlarged Write buffer, and Memory Management Unit (MMU) combined in a single chip
中文描述: 通用32位微處理器與8KB的高速緩存,擴(kuò)大寫入緩沖區(qū)和內(nèi)存管理單元(MMU)在單一芯片上結(jié)合
文件頁數(shù): 186/242頁
文件大?。?/td> 831K
代理商: ARM720T
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁當(dāng)前第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁
AMBA Interface
10-4
Copyright ARM Limited 1997, 1998, 2000. All rights reserved.
ARM DDI 0192A
10.3 Cycle types
In normal operation, the ARM720T bus interface can perform two types of cycle:
address cycles
sequential cycles.
These cycles are differentiated by the pipelined signal
BTRAN[1:0]
. Conventionally,
cycles are considered to start from the falling edge of
BCLK
, and this is how they are
shown in all diagrams.
These cycle types are a subset of the possible ASB cycle types. Other cycle types can
be forced by the use of the slave response signals. See the
AMBA Specification
for more
details.
The addressing and memory request signals are pipelined ahead of the data addressing
by a phase, half a cycle, and
BTRAN[1:0]
by one cycle. This advance information
allows the implementation of efficient memory systems.
10.3.1
Single-word memory access
A simple single-word memory access is shown in Figure 10-1.
Figure 10-1 Simple single-cycle access
The access starts with the address being broadcast. You can be use this for decoding,
but the access is not committed until
BTRAN[1:0]
, bus transaction type, signals a
sequential
cycle in the following HIGH phase of
BCLK
. This indicates that the next
cycle is a memory access cycle.
In this example,
BTRAN[1:0]
returns to address after a single cycle, indicating that
there is a single memory access
cycle, followed by an address cycle. The data is
transferred on the falling edge of
BCLK
at the end of the sequential cycle.
Address
Address
BCLK
BA[31:0]
BWRITE
BSIZE[31:0]
BLOCK
BD[31:0]
BTRAN[1:0]
Seq
Address
Data
Idle
cycle
Memory
cycle
Idle
cycle
相關(guān)PDF資料
PDF描述
AS-568 SEMI-PRECISION POWER WIREWOUND RESISTOR
AS568 SEMI-PRECISION POWER WIREWOUND RESISTOR
AS-1 SEMI-PRECISION POWER WIREWOUND RESISTOR
AS-5 SEMI-PRECISION POWER WIREWOUND RESISTOR
AS-7 SEMI-PRECISION POWER WIREWOUND RESISTOR
相關(guān)代理商/技術(shù)參數(shù)
參數(shù)描述
ARM7DIMM-LPC2478 功能描述:模塊化系統(tǒng) - SOM LPC2478 ARM7 DIMM Module, Rev 2.2 RoHS:否 制造商:Digi International 外觀尺寸:ConnectCore 9P 處理器類型:ARM926EJ-S 頻率:150 MHz 存儲(chǔ)容量:8 MB, 16 MB 存儲(chǔ)類型:NOR Flash, SDRAM 接口類型:I2C, SPI, UART 工作電源電壓:3.3 V 最大工作溫度:+ 85 C 尺寸:1.97 in x 1.97 in x 6.1 in
ARM7TDI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔
ARM7TDMI 制造商:未知廠家 制造商全稱:未知廠家 功能描述:general purpose 32-bit microprocessors
ARM7TDMI_G 制造商:未知廠家 制造商全稱:未知廠家 功能描述:Technical Reference Manual
ARM7TDMI-S 制造商:未知廠家 制造商全稱:未知廠家 功能描述:周立功的中文ARM7TDI文檔