- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄19890 > AT17N512-10SC (Atmel)IC FPGA 512K CONFIG MEM 20SOIC PDF資料下載
參數(shù)資料
| 型號： | AT17N512-10SC |
| 廠商： | Atmel |
| 文件頁數(shù)： | 14/18頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC FPGA 512K CONFIG MEM 20SOIC |
| 標(biāo)準(zhǔn)包裝： | 37 |
| 可編程類型： | 串行 EEPROM |
| 存儲容量： | 512kb |
| 電源電壓： | 3 V ~ 3.6 V |
| 工作溫度： | 0°C ~ 70°C |
| 封裝/外殼： | 20-SOIC（0.295"，7.50mm 寬） |
| 供應(yīng)商設(shè)備封裝： | 20-SOIC W |
| 包裝： | 管件 |
| 配用： | ATDH2225-ND - CABLE ISP FOR AT17 ATDH2200E-ND - CONFIGURATOR PROGRAM BOARD KIT |
5
AT17N256/512/010/002/040
3020C–CNFG–08/07
DATA
Three-state DATA output for configuration. Open-collector bi-directional pin for
programming.
CLK
Clock input. Used to increment the internal address and bit counter for reading and
programming.
RESET/OE
Output Enable (active High) and RESET (active Low) when SER_EN is High. A Low
level on RESET/OE resets both the address and bit counters. A High level (with CE
Low) enables the data output driver. The logic polarity of this input is programmable as
either RESET/OE or RESET/OE. For most applications, RESET should be programmed
active Low. This document describes the pin as RESET/OE.
CE
Chip Enable input (active Low). A Low level (with OE High) allows CLK to increment the
address counter and enables the data output driver. A High level on CE disables both
the address and bit counters and forces the device into a low-power standby mode.
Note that this pin will not enable/disable the device in the Two-Wire Serial Programming
mode (SER_EN Low).
GND
Ground pin. A 0.2 F decoupling capacitor between V
CC and GND is recommended.
VCC(SER_EN)
Serial enable must be held High during FPGA loading operations. Bringing SER_EN
Low enables the Two-Wire Serial Programming Mode. For non-ISP applications,
SER_EN should be tied to V
CC.
V
CC
3.3V (±10%) Commercial and Industrial power supply pin.
NC
NC pins are No Connect pins, which are not internally bonded out to the die.
DC
DC pins are No Connect pins internally connected to the die. It is not recommended to
connect these pins to any external signal.
Pin Description
Name
I/O
AT17N256
AT17N512/
AT17N010
AT17N002
AT17N040
8
DIP/
SOIC
20
SOIC
8
DIP
20
SOIC
20
SOIC
44
TQFP
44
TQFP
DATA
I/O
11111
40
CLK
I
23233
43
RESET/OE
I
38388
13
CE
I
4
10
4
10101515
GND
5
11
5
11111818
DC
O
6
13
6
13132121
DC
O
–––––
23
VCC(SER_EN)
I
7
18
7
18183535
VCC
8
20
8
20203838
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| VE-B1V-CY-F2 | CONVERTER MOD DC/DC 5.8V 50W |
| R-783.3-0.5 | CONV DC/DC .5A 3.3V OUT SIP VERT |
| TOP255YN | IC OFFLINE SWIT PROG OVP TO220 |
| VE-21V-CY-F3 | CONVERTER MOD DC/DC 5.8V 50W |
| R-785.0-0.5 | CONV DC/DC 0.5A 5V OUT SIP VERT |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AT17N512-10SI | 功能描述:FPGA-配置存儲器 3.3V 10MHZ IND TEMP FPGA CONFIG EEPROM RoHS:否 制造商:Altera Corporation 存儲類型:Flash 存儲容量:1.6 Mbit 工作頻率:10 MHz 電源電壓-最大:5.25 V 電源電壓-最小:3 V 電源電流:50 uA 最大工作溫度:+ 85 C 最小工作溫度:- 40 C 安裝風(fēng)格:SMD/SMT 封裝 / 箱體:PLCC-20 |
| AT18 | 制造商:Apex Tool Group 功能描述:Wrench;Adjustable;1-1/8in. (29 mm);8in. Long;Black Phosphate Finish;Alloy Steel |
| AT-18.000MAGI-T | 功能描述:18MHz ±30ppm 晶體 16pF 50 歐姆 -40°C ~ 85°C AEC-Q200 表面貼裝 HC49/US 制造商:txc corporation 系列:AT 包裝:帶卷（TR） 零件狀態(tài):有效 類型:MHz 晶體 頻率:18MHz 頻率穩(wěn)定度:±50ppm 頻率容差:±30ppm 負(fù)載電容:16pF ESR（等效串聯(lián)電阻）:50 歐姆 工作模式:基諧 工作溫度:-40°C ~ 85°C 等級:AEC-Q200 安裝類型:表面貼裝 封裝/外殼:HC49/US 大小/尺寸:0.449" 長 x 0.189" 寬（11.40mm x 4.80mm） 高度:0.161"（4.10mm） 標(biāo)準(zhǔn)包裝:1,000 |
| AT-18.432MAGQ-T | 功能描述:晶體 18.432MHz 30ppm 10pF -40 to 85C RoHS:否 制造商:AVX 頻率:26 MHz 容差: 頻率穩(wěn)定性:50 PPM 負(fù)載電容:8 pF 端接類型:SMD/SMT 封裝 / 箱體:1210 (3225 metric) 工作溫度范圍:- 40 C to + 150 C 尺寸:2.5 mm W x 3.2 mm L x 0.85 mm H 封裝:Reel |
| AT-18.432MAPQ-T | 功能描述:18.432MHz ±30ppm 晶體 10pF 50 歐姆 -40°C ~ 105°C AEC-Q200 表面貼裝 HC49/US 制造商:txc corporation 系列:AT 包裝:帶卷（TR） 零件狀態(tài):有效 類型:MHz 晶體 頻率:18.432MHz 頻率穩(wěn)定度:±50ppm 頻率容差:±30ppm 負(fù)載電容:10pF ESR（等效串聯(lián)電阻）:50 歐姆 工作模式:基諧 工作溫度:-40°C ~ 105°C 等級:AEC-Q200 安裝類型:表面貼裝 封裝/外殼:HC49/US 大小/尺寸:0.449" 長 x 0.189" 寬（11.40mm x 4.80mm） 高度:0.161"（4.10mm） 標(biāo)準(zhǔn)包裝:1,000 |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。