參數資料
| 型號： | ATF1502ASV-15JI44 |
| 廠商： | Atmel |
| 文件頁數： | 25/25頁 |
| 文件大小： | 0K |
| 描述： | IC CPLD EE HP 15NS 44-PLCC |
| 標準包裝： | 27 |
| 系列： | ATF15xx |
| 可編程類型： | 系統(tǒng)內可編程（最少 10,000 次編程/擦除循環(huán)） |
| 最大延遲時間 tpd(1)： | 15.0ns |
| 電壓電源 - 內部： | 3 V ~ 3.6 V |
| 宏單元數： | 32 |
| 輸入/輸出數： | 32 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 表面貼裝 |
| 封裝/外殼： | 44-LCC（J 形引線） |
| 供應商設備封裝： | 44-PLCC |
| 包裝： | 管件 |
9
1615J–PLD–01/06
ATF1502ASV
order to support boundary-scan testing as described in detail by IEEE Standard 1149.1. A typi-
cal BSC consists of three capture registers or scan registers and up to two update registers.
There are two types of BSCs, one for input or I/O pin, and one for the macrocells. The BSCs in
the device are chained together through the capture registers. Input to the capture register chain
is fed in from the TDI pin while the output is directed to the TDO pin. Capture registers are used
to capture active device data signals, to shift data in and out of the device and to load data into
the update registers. Control signals are generated internally by the JTAG TAP controller. The
BSC configuration for the input and I/O pins and macrocells is shown below.
7.2
BSC Configuration for Input and I/O Pins (Except JTAG TAP Pins)
Figure 7-1.
BSC Configuration for Input and I/O Pins (Except JTAG TAP Pins)
Note:
The ATF1502ASV has a pull-up option on TMS and TDI pins. This feature is selected as a design
option.
Dedicated
Input
To Internal
Logic
TDI
(From Next Register)
SHIFT
CLOCK
Capture
Registers
TDO
相關PDF資料 |
PDF描述 |
|---|---|
| ATF1502BE-5AX44 | IC CPLD 64MC 1.8V 44-TQFP |
| ATF1504ASVL-20QI100 | IC CPLD 20NS LOWV LOWPWR 100QPFP |
| ATF1504BE-5AX100 | IC CPLD 64MC 1.8V 100-TQFP |
| ATF1508ASL-25QI160 | IC CPLD 25NS LOW PWR 160PQFP |
| ATF1508ASVL-20JU84 | IC CPLD 20NS LOWV LOW PWR 84PLCC |
相關代理商/技術參數 |
參數描述 |
|---|---|
| ATF1502ASV-15JU44 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD 32 MACROCELL ISP STD PWR 3.3V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF1502ASV-20AC44 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD 32 MACROCELL ISP STD PWR 3.3V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF1502ASV-20AI44 | 功能描述:CPLD - 復雜可編程邏輯器件 CPLD 32 MACROCELL ISP STD PWR 3.3V RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF1502ASV-20JC44 | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF1502ASV-20JI44 | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。