- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄22100 > ATF750CL-15PU (Atmel)IC PLD HS 750 GATE 5.0V 24-PDIP PDF資料下載
參數(shù)資料
| 型號： | ATF750CL-15PU |
| 廠商： | Atmel |
| 文件頁數(shù)： | 6/25頁 |
| 文件大?。?/td> | 0K |
| 描述： | IC PLD HS 750 GATE 5.0V 24-PDIP |
| 標準包裝： | 15 |
| 系列： | ATF750C(L) |
| 可編程類型： | 系統(tǒng)內可編程（最少 1K 次編程/擦除循環(huán)） |
| 最大延遲時間 tpd(1)： | 15.0ns |
| 電壓電源 - 內部： | 4.5 V ~ 5.5 V |
| 宏單元數(shù)： | 10 |
| 輸入/輸出數(shù)： | 10 |
| 工作溫度： | -40°C ~ 85°C |
| 安裝類型： | 通孔 |
| 封裝/外殼： | 24-DIP（0.300"，7.62mm） |
| 供應商設備封裝： | 24-PDIP |
| 包裝： | 管件 |
14
0776L–PLD–11/08
ATF750C(L)
29. Preload of Registered Outputs
The ATF750C(L)’s registers are provided with circuitry to allow loading of each register asyn-
chronously with either a high or a low. This feature will simplify testing since any state can be
forced into the registers to control test sequencing. A V
IH level on the I/O pin will force the regis-
ter high; a V
IL will force it low, independent of the output polarity. The PRELOAD state is entered
by placing a 10.25V to 10.75V signal on pin 8 on DIPs, and lead 10 on SMDs. When the clock
term is pulsed high, the data on the I/O pins is placed into the register chosen by the select pin
.
Level Forced on Registered
Output Pin during Preload Cycle
Select Pin
State
Register #0 State
after Cycle
Register #1 State
after Cycle
V
IH
Low
High
X
VIL
Low
X
VIH
High
X
High
V
IL
High
X
Low
相關PDF資料 |
PDF描述 |
|---|---|
| FSGM0565RBWDTU | IC OFF-LINE SWITCH PWM TO220F-6 |
| GBM18DCBN | CONN EDGECARD 36POS R/A .156 SLD |
| GRM31A5C2J471JW01D | CAP CER 470PF 630V 5% NP0 1206 |
| ATF750CL-15JU | IC PLD HS 750 GATE 5.0V 28-PLCC |
| VE-272-CY-F2 | CONVERTER MOD DC/DC 15V 50W |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| ATF750CL-15SC | 功能描述:CPLD - 復雜可編程邏輯器件 750 GATE LOW POWER - 15NS 24 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF750CL-15SI | 功能描述:CPLD - 復雜可編程邏輯器件 750 GATE LOW POWER - 15NS 24 RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF750CL-15SU | 功能描述:CPLD - 復雜可編程邏輯器件 750 GATE LOW POWER - 15NS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF750CL-15XC | 功能描述:CPLD - 復雜可編程邏輯器件 ASICS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
| ATF750CL-15XU | 功能描述:CPLD - 復雜可編程邏輯器件 750 GATE LOW POWER - 15NS RoHS:否 制造商:Lattice 系列: 存儲類型:EEPROM 大電池數(shù)量:128 最大工作頻率:333 MHz 延遲時間:2.7 ns 可編程輸入/輸出端數(shù)量:64 工作電源電壓:3.3 V 最大工作溫度:+ 90 C 最小工作溫度:0 C 封裝 / 箱體:TQFP-100 |
發(fā)布緊急采購，3分鐘左右您將得到回復。