• <var id="mziek"><input id="mziek"></input></var>
    <dd id="mziek"><tr id="mziek"></tr></dd>
  • 參數(shù)資料
    型號: ATMEGA88P-20AUR
    廠商: Atmel
    文件頁數(shù): 349/357頁
    文件大小: 0K
    描述: MCU AVR 8KB FLASH 20MHZ 32TQFP
    產(chǎn)品培訓模塊: megaAVR Introduction
    標準包裝: 2,000
    系列: AVR® ATmega
    核心處理器: AVR
    芯體尺寸: 8-位
    速度: 20MHz
    連通性: I²C,SPI,UART/USART
    外圍設備: 欠壓檢測/復位,POR,PWM,WDT
    輸入/輸出數(shù): 23
    程序存儲器容量: 8KB(4K x 16)
    程序存儲器類型: 閃存
    EEPROM 大?。?/td> 512 x 8
    RAM 容量: 1K x 8
    電壓 - 電源 (Vcc/Vdd): 2.7 V ~ 5.5 V
    數(shù)據(jù)轉(zhuǎn)換器: A/D 8x10b
    振蕩器型: 內(nèi)部
    工作溫度: -40°C ~ 85°C
    封裝/外殼: 32-TQFP
    包裝: 帶卷 (TR)
    其它名稱: ATMEGA88P-20AUR-ND
    ATMEGA88P-20AURTR
    第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁第231頁第232頁第233頁第234頁第235頁第236頁第237頁第238頁第239頁第240頁第241頁第242頁第243頁第244頁第245頁第246頁第247頁第248頁第249頁第250頁第251頁第252頁第253頁第254頁第255頁第256頁第257頁第258頁第259頁第260頁第261頁第262頁第263頁第264頁第265頁第266頁第267頁第268頁第269頁第270頁第271頁第272頁第273頁第274頁第275頁第276頁第277頁第278頁第279頁第280頁第281頁第282頁第283頁第284頁第285頁第286頁第287頁第288頁第289頁第290頁第291頁第292頁第293頁第294頁第295頁第296頁第297頁第298頁第299頁第300頁第301頁第302頁第303頁第304頁第305頁第306頁第307頁第308頁第309頁第310頁第311頁第312頁第313頁第314頁第315頁第316頁第317頁第318頁第319頁第320頁第321頁第322頁第323頁第324頁第325頁第326頁第327頁第328頁第329頁第330頁第331頁第332頁第333頁第334頁第335頁第336頁第337頁第338頁第339頁第340頁第341頁第342頁第343頁第344頁第345頁第346頁第347頁第348頁當前第349頁第350頁第351頁第352頁第353頁第354頁第355頁第356頁第357頁
    2011 Microchip Technology Inc.
    Preliminary
    DS41569A-page 91
    PIC16LF1904/6/7
    10.2.4
    WRITING TO FLASH PROGRAM
    MEMORY
    Program memory is programmed using the following
    steps:
    1.
    Load the address in PMADRH:PMADRL of the
    row to be programmed.
    2.
    Load each write latch with data.
    3.
    Initiate a programming operation.
    4.
    Repeat steps 1 through 3 until all data is written.
    Before writing to program memory, the word(s) to be
    written must be erased or previously unwritten. Pro-
    gram memory can only be erased one row at a time. No
    automatic erase occurs upon the initiation of the write.
    Program memory can be written one or more words at
    a time. The maximum number of words written at one
    time is equal to the number of write latches. See
    Figure 10-2 (row writes to program memory with 32
    write latches) for more details.
    The write latches are aligned to the Flash row address
    boundary
    defined
    by
    the
    upper
    10-bits
    of
    PMADRH:PMADRL, (PMADRH<6:0>:PMADRL<7:5>)
    with the lower 5-bits of PMADRL, (PMADRL<4:0>)
    determining the write latch being loaded. Write opera-
    tions do not cross these boundaries. At the completion
    of a program memory write operation, the data in the
    write latches is reset to contain 0x3FFF.
    The following steps should be completed to load the
    write latches and program a row of program memory.
    These steps are divided into two parts. First, each write
    latch is loaded with data from the PMDATH:PMDATL
    using the unlock sequence with LWLO = 1. When the
    last word to be loaded into the write latch is ready, the
    LWLO bit is cleared and the unlock sequence
    executed. This initiates the programming operation,
    writing all the latches into Flash program memory.
    1.
    Set the WREN bit of the PMCON1 register.
    2.
    Clear the CFGS bit of the PMCON1 register.
    3.
    Set the LWLO bit of the PMCON1 register.
    When the LWLO bit of the PMCON1 register is
    ‘1’, the write sequence will only load the write
    latches and will not initiate the write to Flash
    program memory.
    4.
    Load the PMADRH:PMADRL register pair with
    the address of the location to be written.
    5.
    Load the PMDATH:PMDATL register pair with
    the program memory data to be written.
    6.
    Execute the unlock sequence (Section 10.2.2
    ). The write
    latch is now loaded.
    7.
    Increment the PMADRH:PMADRL register pair
    to point to the next location.
    8.
    Repeat steps 5 through 7 until all but the last
    write latch has been loaded.
    9.
    Clear the LWLO bit of the PMCON1 register.
    When the LWLO bit of the PMCON1 register is
    ‘0’, the write sequence will initiate the write to
    Flash program memory.
    10. Load the PMDATH:PMDATL register pair with
    the program memory data to be written.
    11. Execute the unlock sequence (Section 10.2.2
    ). The
    entire program memory latch content is now
    written to Flash program memory.
    An example of the complete write sequence is shown in
    Example 10-3. The initial address is loaded into the
    PMADRH:PMADRL register pair; the data is loaded
    using indirect addressing.
    Note:
    The special unlock sequence is required
    to load a write latch with data or initiate a
    Flash programming operation. If the
    unlock sequence is interrupted, writing to
    the latches or program memory will not be
    initiated.
    Note:
    The program memory write latches are
    reset to the blank state (0x3FFF) at the
    completion of every write or erase
    operation. As a result, it is not necessary
    to load all the program memory write
    latches. Unloaded latches will remain in
    the blank state.
    相關PDF資料
    PDF描述
    ATMEGA8HVA-4CKU MCU AVR 8K FLASH 4MHZ 36-LGA
    ATSAM3N4AA-AU MCU FLASH 48-QFP
    ATSAM3SD8CA-CU IC MCU 2X256KB CORTEX-M3 100-QFN
    ATSAM3U1EB-CU IC MCU 64KB CORTEX-M3 144-TFBGA
    ATSAM3X8EA-CU IC MCU 2X256KB CORTEX-M3 144-BGA
    相關代理商/技術參數(shù)
    參數(shù)描述
    ATMEGA88P-20AU-RET 制造商:Atmel Corporation 功能描述:
    ATMEGA88P-20MU 功能描述:8位微控制器 -MCU AVR 8K FLASH 512B EE 20MHZ TEMP GRN 1.8V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
    ATMEGA88P-20MUR 功能描述:8位微控制器 -MCU AVR 8KB FLSH 512B EE 1KB SRAM-20MHZ 5V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
    ATMEGA88P-20PU 功能描述:8位微控制器 -MCU AVR 8K FLASH 512B EE 20MHZ TEMP GRN 1.8V RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT
    ATMEGA88PA-15AZ 功能描述:8位微控制器 -MCU 8KB FLASH AUTO 125Deg pico power RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT