- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄295120 > AX250-1CQ352M FPGA, 2816 CLBS, 154000 GATES, 763 MHz, CQFP352 PDF資料下載
參數(shù)資料
| 型號： | AX250-1CQ352M |
| 元件分類： | FPGA |
| 英文描述： | FPGA, 2816 CLBS, 154000 GATES, 763 MHz, CQFP352 |
| 封裝： | 0.50 MM PITCH, CERAMIC, QFP-352 |
| 文件頁數(shù)： | 135/230頁 |
| 文件大?。?/td> | 6485K |
| 代理商： | AX250-1CQ352M |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁當(dāng)前第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁第189頁第190頁第191頁第192頁第193頁第194頁第195頁第196頁第197頁第198頁第199頁第200頁第201頁第202頁第203頁第204頁第205頁第206頁第207頁第208頁第209頁第210頁第211頁第212頁第213頁第214頁第215頁第216頁第217頁第218頁第219頁第220頁第221頁第222頁第223頁第224頁第225頁第226頁第227頁第228頁第229頁第230頁
Axcelerator Family FPGAs
2- 8
v2.8
Timing Model
Hardwired Clock – Using LVTTL 24mA High
Slew Clock I/O
Routed Clock – Using LVTTL 24mA High Slew
Clock I/O
Note: Worst case timing data for the AX1000, –2 speed grade
Figure 2-1 Worst Case Timing Data
Combinatorial
Cell
Combinatorial
Cell
Combinatorial
Cell
Combinatorial
Cell
DQ
Y
FCO
+
Routed Clock
Register Cell
LVPECL
LVDS
Register Cell
Hardwired or
Routed Clock
Hardwired Clock
I/O Module
(Registered)
I/O Module
(Nonregistered)
I/O Module
(Non- registered)
I/O Module
(Nonregistered)
Y
Buffer
Module
Buffer
Module
Buffer
Module
Carry Chain
I/O
LVTTL
Output Drive
Strength = 4 (24mA)
High Slew Rate
t
HCKH = 3.03 ns
F
MAX (external) = 350 MHz
F
MAX (internal) = 870 MHz
t
SUD = 0.23 ns
t
ICKLQ = 0.67 ns
t
DP = 1.70 ns
t
RD2 = 0.53 ns
t
DP = 1.84 ns
t
HCKL = 3.02 ns
t
RCKL = 3.08 ns
t
RCO = 0.67 ns
t
SUD = 0.23 ns
t
RD1 = 0.45 ns
t
PD = 0.74 ns
t
RCKL = 3.08 ns
F
MAX (external) = 350 MHz
F
MAX (internal) = 870 MHz
t
RCO = 0.67 ns
t
SUD = 0.23 ns
t
BPFD = 0.12 ns
t
PY = 1.01 ns
GTL + 3.3V
t
OCLKY = 0.67 ns
t
SUD = 0.23 ns
t
BFPD = 0.12 ns
t
PD = 0.74 ns
t
BFPD = 0.12 ns
t
PDC = 0.57 ns
t
CCY = 0.61 ns
t
PY = 3.03 ns
t
PY = 2.28 ns
t
RD1 = 0.45 ns
t
RD2 = 0.53 ns
t
RD3 = 0.56 ns
External Setup
= (tDP + tRD2 + tSUD) – tHCKL
= (1.72 + 0.53 + 0.23) – 3.02 = –0.54 ns
Clock-to-Out (Pad-to-Pad)
= tHCKL + tRCO + tRD1 + tPYs
= 3.02 + 0.67 + 0.45 + 3.03 = 7.17 ns
External Setup
= (tDP + tRD2 + tSUD) – tRCKH
= (1.72 + 0.53 + 0.23) – 3.13 = –0.65 ns
Clock-to-Out (Pad-to-Pad)
= tRCKH + tRCO + tRD1 + tPY
= 3.13 + 0.67 + 0.45 + 3.03 = 7.28 ns
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| AX250-1FG256M | FPGA, 2816 CLBS, 154000 GATES, 763 MHz, PBGA256 |
| AX250-1FG484M | FPGA, 2816 CLBS, 154000 GATES, 763 MHz, PBGA484 |
| AX250-1PQ208M | FPGA, 2816 CLBS, 154000 GATES, 763 MHz, PQFP208 |
| AX250-CQ208M | FPGA, 2816 CLBS, 154000 GATES, 649 MHz, CQFP208 |
| AX250-CQ352M | FPGA, 2816 CLBS, 154000 GATES, 649 MHz, CQFP352 |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| AX250-1CQ896 | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX250-1CQ896B | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX250-1CQ896I | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX250-1CQ896M | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
| AX250-1CQ896PP | 制造商:ACTEL 制造商全稱:Actel Corporation 功能描述:Axcelerator Family FPGAs |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。