
C165H
Page
Data Sheet
2001-04-19
Table of Contents
20
20.1
20.2
20.3
20.4
20.5
20.6
20.7
20.8
20.9
20.10
System Programming
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 433
Stack Operations . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 435
Register Banking . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 440
Procedure Call Entry and Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 441
Table Searching . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 443
Peripheral Control and Interface . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
Floating Point Support . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
Trap/Interrupt Entry and Exit . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 444
Unseparable Instruction Sequences . . . . . . . . . . . . . . . . . . . . . . . . . . . 445
Overriding the DPP Addressing Mechanism . . . . . . . . . . . . . . . . . . . . . 445
Pits, Traps and Mines . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 447
21
21.1
21.2
21.3
21.4
21.5
Register Set
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
Register Description Format . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 448
CPU General Purpose Registers (GPRs) . . . . . . . . . . . . . . . . . . . . . . . . 449
Special Function Registers ordered by Address . . . . . . . . . . . . . . . . . . . 450
Special Function Registers ordered by Name . . . . . . . . . . . . . . . . . . . . . 458
Special Notes . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 466
22
Instruction Set Summary
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 467
23
23.1
23.2
23.3
23.4
23.5
23.6
23.6.1
23.6.2
23.6.3
23.6.4
23.6.5
23.7
23.7.1
23.7.1.1
23.7.1.2
23.7.1.3
AC/DC Characteristics
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Absolute Maximum Ratings . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Recommended Operating Conditions . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
DC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 471
Failsafe operation . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 473
Testing Waveforms . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474
AC Characteristics . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 474
Definition of Internal Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 475
System Reset . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 476
External Clock Drive XTAL1 . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 477
IOM-2 Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 478
JTAG Interface Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 480
Asynchronous Bus Timing . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
Memory Cycle Variables . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 481
AC Characteristics, Multiplexed Bus . . . . . . . . . . . . . . . . . . . . . . . . 481
AC Characteristics, Demultiplexed Bus . . . . . . . . . . . . . . . . . . . . . . 488
AC Characteristics, CLKOUT and READY . . . . . . . . . . . . . . . . . . . 495
24
Package Outline
. . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 497