- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄17155 > C8051T606DK (Silicon Laboratories Inc)KIT DEVELOPMENT FOR C8051T606 PDF資料下載
參數(shù)資料
| 型號： | C8051T606DK |
| 廠商： | Silicon Laboratories Inc |
| 文件頁數(shù)： | 10/188頁 |
| 文件大小： | 0K |
| 描述： | KIT DEVELOPMENT FOR C8051T606 |
| 標準包裝： | 1 |
| 類型： | MCU |
| 適用于相關產(chǎn)品： | C8051T606 |
| 所含物品： | 板，適配器，線纜，CD，電源 |
| 產(chǎn)品目錄頁面： | 626 (CN2011-ZH PDF) |
| 相關產(chǎn)品： | 336-1663-6-ND - IC 8051 MCU 1.5K-EEPROM 10-QFN 336-1663-2-ND - IC 8051 MCU 1.5K-EEPROM 10-QFN 336-1664-5-ND - IC 8051 MCU 1.5K-EEPROM 10-MSOP 336-1663-1-ND - IC 8051 MCU 1.5K-EEPROM 10-QFN 336-1662-5-ND - IC 8051 MCU 1.5K-EEPROM 11-QFN |
| 其它名稱： | 336-1666 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁當前第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁第148頁第149頁第150頁第151頁第152頁第153頁第154頁第155頁第156頁第157頁第158頁第159頁第160頁第161頁第162頁第163頁第164頁第165頁第166頁第167頁第168頁第169頁第170頁第171頁第172頁第173頁第174頁第175頁第176頁第177頁第178頁第179頁第180頁第181頁第182頁第183頁第184頁第185頁第186頁第187頁第188頁
Rev. 1.2
107
C8051T600/1/2/3/4/5/6
22.1. Port I/O Modes of Operation
Port pins use the Port I/O cell shown in Figure 22.2. Each Port I/O cell can be configured by software for
analog I/O or digital I/O using the P0MDIN registers. On reset, all Port I/O cells default to a high impedance
state with weak pull-ups enabled until the crossbar is enabled (XBARE = 1).
22.1.1. Port Pins Configured for Analog I/O
Any pins to be used as inputs to the comparator, ADC, external oscillator, or VREF should be configured
for analog I/O (P0MDIN.n = 0). When a pin is configured for analog I/O, its weak pullup, digital driver, and
digital receiver are disabled. Port pins configured for analog I/O will always read back a value of 0.
Configuring pins as analog I/O saves power and isolates the Port pin from digital interference. Port pins
configured as digital inputs may still be used by analog peripherals; however, this practice is not recom-
mended and may result in measurement errors.
22.1.2. Port Pins Configured For Digital I/O
Any pins to be used by digital peripherals (UART, SMBus, PCA, etc.), external digital event capture func-
tions, or as GPIO should be configured as digital I/O (P0MDIN.n = 1). For digital I/O pins, one of two output
modes (push-pull or open-drain) must be selected using the P0MDOUT registers.
Push-pull outputs (P0MDOUT.n = 1) drive the Port pad to the VDD or GND supply rails based on the out-
put logic value of the Port pin. Open-drain outputs have the high side driver disabled; therefore, they only
drive the Port pad to GND when the output logic value is 0 and become high impedance inputs (both high
and low drivers turned off) when the output logic value is 1.
When a digital I/O cell is placed in the high impedance state, a weak pull-up transistor pulls the Port pad to
the VDD supply voltage to ensure the digital input is at a defined logic state. Weak pull-ups are disabled
when the I/O cell is driven to GND to minimize power consumption and may be globally disabled by setting
WEAKPUD to 1. The user should ensure that digital I/O are always internally or externally pulled or driven
to a valid logic state to minimize power consumption. Port pins configured for digital I/O always read back
the logic state of the Port pad, regardless of the output logic value of the Port pin.
Figure 22.2. Port I/O Cell Block Diagram
GND
VDD
(WEAK)
PORT
PAD
To/From Analog
Peripheral
PxMDIN.x
(1 for digital)
(0 for analog)
Px.x – Output
Logic Value
(Port Latch or
Crossbar)
XBARE
(Crossbar
Enable)
Px.x – Input Logic Value
(Reads 0 when pin is configured as an analog I/O)
PxMDOUT.x
(1 for push-pull)
(0 for open-drain)
WEAKPUD
(Weak Pull-Up Disable)
相關PDF資料 |
PDF描述 |
|---|---|
| LB3218T3R3M | INDUCTOR 3.3UH 20% 1207 SMD |
| MIC4468YWM | IC DRIVER MOSF QUAD 1.2A 16-SOIC |
| MIC4469YWM | IC DRIVER MOSF QUAD 1.2A 16SOIC |
| HPL1005-6N8 | INDUCTOR 6.8NH +/-0.2NH 0402 |
| AT88SA100S-TH-T | IC BATTERY AUTHENTICATION 8TSSOP |
相關代理商/技術參數(shù) |
參數(shù)描述 |
|---|---|
| C8051T606-GM | 功能描述:8位微控制器 -MCU 1.5K OTP EPROM MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| C8051T606-GMR | 功能描述:8位微控制器 -MCU 1.5K OTP RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| C8051T606-GT | 功能描述:8位微控制器 -MCU 1.5K OTP EPROM MCU RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| C8051T606-GTR | 功能描述:8位微控制器 -MCU 1.5K OTP RoHS:否 制造商:Silicon Labs 核心:8051 處理器系列:C8051F39x 數(shù)據(jù)總線寬度:8 bit 最大時鐘頻率:50 MHz 程序存儲器大小:16 KB 數(shù)據(jù) RAM 大小:1 KB 片上 ADC:Yes 工作電源電壓:1.8 V to 3.6 V 工作溫度范圍:- 40 C to + 105 C 封裝 / 箱體:QFN-20 安裝風格:SMD/SMT |
| C8051T606TDB | 功能描述:子卡和OEM板 MSOP Socket Daughter Card RoHS:否 制造商:BeagleBoard by CircuitCo 產(chǎn)品:BeagleBone LCD4 Boards 用于:BeagleBone - BB-Bone - Open Source Development Kit |
發(fā)布緊急采購，3分鐘左右您將得到回復。