- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄378985 > CXD2598 (Sony Corporation) CD Digital Signal Processor with Built-in Digital Servo and DAC PDF資料下載
參數(shù)資料
| 型號(hào)： | CXD2598 |
| 廠商： | Sony Corporation |
| 元件分類： | 數(shù)字信號(hào)處理 |
| 英文描述： | CD Digital Signal Processor with Built-in Digital Servo and DAC |
| 中文描述： | CD數(shù)字信號(hào)處理器，具有內(nèi)置數(shù)字伺服和DAC |
| 文件頁數(shù)： | 44/147頁 |
| 文件大?。?/td> | 1124K |
| 代理商： | CXD2598 |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁當(dāng)前第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁第65頁第66頁第67頁第68頁第69頁第70頁第71頁第72頁第73頁第74頁第75頁第76頁第77頁第78頁第79頁第80頁第81頁第82頁第83頁第84頁第85頁第86頁第87頁第88頁第89頁第90頁第91頁第92頁第93頁第94頁第95頁第96頁第97頁第98頁第99頁第100頁第101頁第102頁第103頁第104頁第105頁第106頁第107頁第108頁第109頁第110頁第111頁第112頁第113頁第114頁第115頁第116頁第117頁第118頁第119頁第120頁第121頁第122頁第123頁第124頁第125頁第126頁第127頁第128頁第129頁第130頁第131頁第132頁第133頁第134頁第135頁第136頁第137頁第138頁第139頁第140頁第141頁第142頁第143頁第144頁第145頁第146頁第147頁
– 44 –
CXD2598Q
Command
Data 1
Audio CTRL
VARI
ON
VARI
USE
Mute
ATT
D3
D2
D1
D0
Data 2
PCT1
PCT2
D3
D2
MCSL
SOC2
D1
D0
$AX commands
Command bit
Mute = 0
Mute = 1
Mute off if other mute
conditions are not set.
Mute on.
Peak register reset.
Meaning
Command bit
ATT = 0
ATT = 1
Attenuation off.
–12dB
Meaning
Mute conditions
(1) When register A mute = 1.
(2) When Digital Out is on (MD2 pin = 1) and register 8 DOUT Mute F = 1.
(3) When GFS stays low for 35 ms or more (during normal-speed).
(4) When register 9 BiliGL MAIN = Sub = 1.
(5) When register A PCT1 = 1 and PCT2 = 0.
(1) to (3) perform zero-cross muting with a 1ms time limit.
Command bit
PCT1
0
0
1
1
PCT2
0
1
0
1
Normal mode
Level meter mode
Peak meter mode
Normal mode
×
0dB
×
0dB
Mute
×
0dB
C1: double; C2: quadruple
C1: double; C2: quadruple
C1: double; C2: double
C1: double; C2: double
Meaning
PCM Gain
ECC error
correction ability
Description of level meter mode
(see Timing Chart 1-4.)
When the LSI is set to this mode, it performs digital level meter functions.
When the 96-bit clock is input to SQCK, 96 bits of data are output to SQSO.
The initial 80 bits are Sub-Q data (see "§2. Subcode Interface"). The last 16 bits are LSB first, and consist of
15-bit PCM data (absolute values) and an L/R flag.
The final bit (L/R flag) is high when the PCM data is from the left channel and low when the data is from the
right channel.
The PCM data is reset and the L/R flag is reversed after one readout.
Then the maximum value is measured until the next readout.
Command bit
VARION = 0
Processing
Variable pitch mode is off. (The internal clock uses the crystal reference.)
Variable pitch mode is on. (The internal clock uses the VCO2 reference.)
VARION = 1
Command bit
VARIUSE = 0
Processing
Set VARIUSE = 0 when not using variable pitch mode.
Set VARIUSE = 1 when using variable pitch mode.
See "$DX commands" for the variable pitch range and example of use.
VARIUSE = 1
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CXD2719Q | Single-Chip Dolby Pro Logic Surround Decoder(單片杜比環(huán)繞邏輯譯碼器) |
| CXD2720Q | Single-Chip Digital Signal Processor for Karaoke(卡拉OK單片數(shù)字信號(hào)處理器) |
| CXD2721Q-1 | Single-Chip Digital Signal Processor for Karaoke |
| CXD2724AQ-3 | Single-Chip Dolby Pro Logic Surround Decoder(單片杜比環(huán)繞邏輯譯碼器) |
| CXD2728Q | Single-Chip Dolby Pro Logic Surround Decoder(單片杜比環(huán)繞Pro邏輯解碼器) |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CXD2598Q | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:CD Digital Signal Processor with Built-in Digital Servo and DAC |
| CXD2719Q | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single-Chip Dolby Pro Logic Surround Decoder |
| CXD2720Q | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single-Chip Digital Signal Processor for Karaoke |
| CXD2720Q-2 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single-Chip Dolby Pro Logic Surround Decoder |
| CXD2721Q-1 | 制造商:SONY 制造商全稱:Sony Corporation 功能描述:Single-Chip Digital Signal Processor for Karaoke |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。