- 您現(xiàn)在的位置：買賣IC網(wǎng) > PDF目錄298975 > CY37384VP256-154NTXC (Cypress Semiconductor Corp.) 5V, 3.3V, ISRTM High-Performance CPLDs PDF資料下載
參數(shù)資料
| 型號： | CY37384VP256-154NTXC |
| 廠商： | Cypress Semiconductor Corp. |
| 英文描述： | 5V, 3.3V, ISRTM High-Performance CPLDs |
| 中文描述： | 為5V，3.3V，ISRTM高性能的CPLD |
| 文件頁數(shù)： | 11/64頁 |
| 文件大?。?/td> | 1792K |
| 代理商： | CY37384VP256-154NTXC |
第1頁第2頁第3頁第4頁第5頁第6頁第7頁第8頁第9頁第10頁當(dāng)前第11頁第12頁第13頁第14頁第15頁第16頁第17頁第18頁第19頁第20頁第21頁第22頁第23頁第24頁第25頁第26頁第27頁第28頁第29頁第30頁第31頁第32頁第33頁第34頁第35頁第36頁第37頁第38頁第39頁第40頁第41頁第42頁第43頁第44頁第45頁第46頁第47頁第48頁第49頁第50頁第51頁第52頁第53頁第54頁第55頁第56頁第57頁第58頁第59頁第60頁第61頁第62頁第63頁第64頁
Ultra37000 CPLD Family
Document #: 38-03007 Rev. *D
Page 19 of 64
Switching Characteristics Over the Operating Range [12]
Parameter
200 MHz
167 MHz
154 MHz
143 MHz
125 MHz
100 MHz
83 MHz
66 MHz
Unit
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Min.
Max.
Combinatorial Mode Parameters
tPD
6
6.5
7.5
8.5
10
12
15
20
ns
tPDL
11
12.5
14.5
16
16.5
17
19
22
ns
tPDLL
12
13.5
15.5
17
17.5
18
20
24
ns
tEA
8
8.5
11
13
14
16
19
24
ns
tER
8
8.5
11
13
14
16
19
24
ns
Input Register Parameters
tWL
2.5
3
4
5
ns
tWH
2.5
3
4
5
ns
tIS
2
222
2
2.5
3
4
ns
tIH
2
222
2
2.5
3
4
ns
tICO
11
12.5
16
19
24
ns
tICOL
12
14
16
18
21
26
ns
Synchronous Clocking Parameters
tCO
4
4.5
6
6.5[16]
6.5[17]
8[18]
10
ns
tS
4455
5.5[16]
6[17]
8[18]
10
ns
tH
0000
0
ns
tCO2
9.5
10
11
12
14
16
19
24
ns
tSCS
5
66.5
7
8[16]
10
12
15
ns
tSL
7.5
8.5
9
10
12
15
ns
tHL
0
000
0
ns
Product Term Clocking Parameters
tCOPT
710
10
13
15
20
ns
tSPT
2.5
3
5
5.5
6
7
ns
tHPT
2.5
3
5
5.5
6
7
ns
tISPT
000
0
00
0
ns
tIHPT
6
6.5
7.5
9
11
14
19
ns
tCO2PT
15]
12
14
15
19
21
24
30
ns
Pipelined Mode Parameters
tICS
5667
8[16]
10
12
15
ns
Operating Frequency Parameters
fMAX1
200
167
154
143
125[16]
100
83
66
MHz
fMAX2
200
167
154
153[17]
125[18]
100
MHz
fMAX3
125
105
91
83
80[17]
62.5
50
MHz
fMAX4
167
154
125
118
100
83
66
MHz
Reset/Preset Parameters
tRW
8
10
12
15
20
ns
tRR
10
12
14
17
22
ns
Notes:
16. The following values correspond to the CY37512 and CY37384 devices: tCO = 5 ns, tS = 6.5 ns, tSCS = 8.5 ns, tICS = 8.5 ns, fMAX1 = 118 MHz.
17. The following values correspond to the CY37192V and CY37256V devices: tCO = 6 ns, tS = 7 ns, fMAX2 = 143 MHz, fMAX3 = 77 MHz, and fMAX4 = 100 MHz; and
for the CY37512 devices: tS = 7 ns.
18. The following values correspond to the CY37512V and CY37384V devices: tCO = 6.5 ns, tS = 9.5 ns, and fMAX2 = 105 MHz.
相關(guān)PDF資料 |
PDF描述 |
|---|---|
| CY37384VP256-154NXC | 5V, 3.3V, ISRTM High-Performance CPLDs |
| CY37384VP256-154UXC | 5V, 3.3V, ISRTM High-Performance CPLDs |
| CY3764VP208-200UXC | BATT SEALED LEAD ACID 12V 2.3AH |
| CY3930V484-125BBC | CPLDs at FPGA Densities |
| CY3950V484-125BBC | CPLDs at FPGA Densities |
相關(guān)代理商/技術(shù)參數(shù) |
參數(shù)描述 |
|---|---|
| CY37512P208-100NI | 制造商:Cypress Semiconductor 功能描述: |
| CY37512P208-100NXI | 功能描述:IC CPLD 512 MACROCELL 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Ultra37000™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤 |
| CY37512P208-125NC | 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 125MHz 5V 208-Pin PQFP 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 125MHz CMOS Technology 5V 208-Pin PQFP |
| CY37512P208-125NXC | 功能描述:IC CPLD 512 MACROCELL 208BQFP RoHS:是 類別:集成電路 (IC) >> 嵌入式 - CPLD（復(fù)雜可編程邏輯器件） 系列:Ultra37000™ 標(biāo)準(zhǔn)包裝:24 系列:CoolRunner II 可編程類型:系統(tǒng)內(nèi)可編程 最大延遲時(shí)間 tpd(1):7.1ns 電壓電源 - 內(nèi)部:1.7 V ~ 1.9 V 邏輯元件/邏輯塊數(shù)目:24 宏單元數(shù):384 門數(shù):9000 輸入/輸出數(shù):173 工作溫度:0°C ~ 70°C 安裝類型:表面貼裝 封裝/外殼:208-BFQFP 供應(yīng)商設(shè)備封裝:208-PQFP（28x28） 包裝:托盤 |
| CY37512P208-83NC | 制造商:Cypress Semiconductor 功能描述:CPLD Ultra37000 Family 15K Gates 512 Macro Cells 83MHz 5V 208-Pin PQFP |
發(fā)布緊急采購，3分鐘左右您將得到回復(fù)。